论文部分内容阅读
该论文是以时序电路的可测性设计方法为主要研究内容,以被测电路中的单固型故障的检测为研究基础,实现的目标是测试应用时间的减少及可测故障的100﹪故障覆盖率.具体研究内容为:模块化设计的时序电路的全扫描设计中,能够实现测试应用时间减少的扫描链的构造方法;基于扫描的内建自测试技术中,能够实现可测故障完全检测的测试向量生成方法.此外还研究了奇偶树在测试响应压缩中的应用.