本文进行AAC和MP3解码中部分运算模块的设计。首先介绍了本文要进行硬件设计的运算模块的原理和解码流程。其次从硬件设计的角度对AAC中PNS运算模块和MP3中立体声处理的算法进行优化，利用专用的数据处理模块建立PNS等运算模块的硬件仿真模型。然后将设计的模块集成到AAC和MP3解码器中，并综合到FPGA开发板上，PNS消耗191个逻辑单元，立体声处理消耗510个逻辑单元，IMDCT消耗594个逻辑单元。利用FPGA验证平台对MP3和AAC解码器进行充分的验证，并进行0.18umCMOS工艺流片。最后对芯片进行测试，AAC中PNS、SBR和PS效果明显，MP3音质良好。解码采样率48kHz，比特率96kbps的AAC测试矢量功耗为11mW，解码采样率48kHz，比特率128kbps的MP3测试矢量功耗为9.5mW。　　 本文在运算模块设计之外，还分别进行了基于Linux和Android的DAB应用开发。设计基于Linux的DAB接收终端底层驱动程序，使终端的ARM11芯片可以同RF芯片和基带解码芯片正常通信;设计基于Android的Wi-Fi接收程序，使Android接收终端可以接收Wi-Fi传输的DAB信源数据，解码其中的AAC和MP2音频信息，解码附加在MP2中的图片和文字信息。