随着社会信息化的跨越式发展,人们对通信速率和通信效率的要求不断提高,这促使无线通信技术不断更迭发展。新的无线通信系统要求有更高的数据传输速率和更高的频谱资源利用率。在无线通信系统中,频谱资源利用率与射频功率放大器的失真度直接相关。其失真度越低,频谱资源利用率越高,信息的通信质量越好。因此,现代通信系统普遍采用线性化技术降低输出信号的失真度。因为基带数字预失真技术实现代价低、实现过程简单、实现效果优良,所以它是功放线性化最主流的手段。但其整体实现成本依然较高,仍然存在较大的优化空间。本文的主要内容便是降低数字预失真器的资源消耗,实现自适应数字预失真器。首先,本文研究了各类射频功率放大器数字预失真算法的特性,并分析了各类数字预失真器的性能和资源消耗问题。在此基础上提出了实现自适应数字预失真器的方案。所提出的方案具有简单灵活、资源消耗量低和实现成本低等优点。最后,在FPGA上实现和测试本文的方案。本文的具体工作和改进点包括如下三个方面。（1）本文分析了现有非线性模型及参数辨识算法。对现有的功率放大器模型的复杂度和建模精度进行较为全面的分析对比,发现这些预失真器模型系数量大,复杂度高,计算收敛时间长,消耗大量FPGA资源。（2）本文分析了基于系数稀疏算法的多项式模型,明确了减少FPGA资源消耗的关键点。在此基础上,结合功放具有记忆效应衰减的物理特征,提出了一种记忆效应衰减的多项式模型（Fading Memory Polynomials,FMP）,并设计了基于该模型的自适应数字预失真器。在仿真软件中仿真了FMP模型和MP模型。仿真结果表明FMP模型在保证了预失真器精度的条件下,能大大减少预失真器的系数个数,从而减少FPGA资源消耗。（3）在FPGA中设计了基于FMP模型的自适应数字预失真器。搭建基于FPGA+ARM结构的数字预失真器实验平台。在FPGA的可编程逻辑（Program Logic,PL）端实现了数字预失真器。在FPGA的可编程系统（Program System,PS）端实现了数字预失真器的参数计算和传递。实验结果表明,在带宽为20MHz的QAM信号激励下,相比于传统的多项式类的预失真器,所提出的方法能够在预失真性能仅降低1.6%的条件下,降低FPGA逻辑资源消耗约40%。