过去几十年里,信息技术的进步主要依赖器件、芯片和系统性能的提升,但随着“摩尔定律”失效,传统硅基半导体依靠缩小特征尺寸来提升器件性能的道路即将走到尽头。同时,基于冯.诺依曼架构的计算系统又受“存储墙”、“功耗墙”等问题的困扰,性能提升缓慢。为了克服传统计算系统性能提升的瓶颈,未来计算系统必须在器件和架构层面进行全面的革新。高性能存储器、神经形态计算和存内逻辑计算被认为是未来计算的解决方案。忆阻器有望在这三个方面发挥重要作用,支撑未来计算的发展。本文针对二值型和多值型忆阻器件开展器件原理、设计、制备和表征分析等研究,提供高性能的忆阻器件设计和制备方案,并分别基于二值型和多值型忆阻器件设计新型的存内逻辑计算和神经形态计算方法。论文主要工作如下:第二章综述存内逻辑计算对忆阻器件性能要求,研究Cu/a-Si/a-C/Pt二值忆阻器件的设计和制备工艺,通过表征手段验证器件的阻变性能。本章第一节首先介绍忆阻器逻辑计算的研究现状,总结存内逻辑计算对忆阻器件的性能要求,指导后续的器件设计和制备工作。第二部分通过对器件机理、材料、结构的分析,设计一种参数离散度小、可靠性高的二值型忆阻器件,然后研究了器件制备流程和过程控制,通过材料表征验证器件是否符合设计预期。第三部分主要对器件进行电学表征,重点研究器件阻态和开关电压均一性、开关速度、耐久性、保持特性和抗阻值漂移等特性。第三章提出直接阻值耦合的逻辑计算方法,设计基础逻辑、衍生逻辑、逻辑级联和并行运算方法,高效实现布尔逻辑和算数运算。本章第一节提出直接阻值耦合原理,设计基础逻辑、衍生逻辑、逻辑级联方法,实现了 16种布尔逻辑。第二节通过并行计算方法、忆阻器逻辑门的组合和级联,实现一位全加器和部分并行的多位全加器,并与已报道的其它研究成果进行对比。第四章综述神经形态计算对忆阻器件性能要求,研究Pt/C/NbOx/TiN忆阻器平面交叉阵列和三维垂直阵列的设计和制备工艺,通过电学表征验证器件的多值阻变性能。本章第一节首先介绍忆阻器神经形态计算的研究现状,总结神经形态计算对忆阻器件的性能要求,指导后续的器件设计和制备工作。第二部分通过对器件机理、材料、结构的分析,设计一种自整流多值型忆阻器件,然后研究器件平面交叉阵列和三维垂直阵列的制备流程和过程控制,通过微观表征验证器件结构是否符合设计预期。第三部分主要对器件进行电学表征,重点研究器件自整流、突触可塑性、电导调整的非线性、耐久性和保持等特性。第五章研究数字神经网络向忆阻器阵列的映射方法,结合器件特性,设计快速准确的权值阵列读写策略,分析器件非理想特性对网络性能的影响。本章第一节针对自整流阵列的权值调整,研究一种自适应分段电导调节方法,并分析该方法带来的写入误差。研究自整流阵列中权值的读取方法,分析读取误差,研究读取误差与阵列规模、器件位置、器件电导状态和器件整流比之间的关系,为之后的系统仿真验证工作提供基础。第二节研究双层脉冲神经网络到忆阻器平面交叉阵列和三维卷积神经网络到忆阻器三维垂直阵列的映射方法,分别实现二维和三维向量矩阵乘法功能。基于忆阻器平面阵列双层脉冲神经网络仿真实现MINIST手写体分类,将训练收敛速度和识别率等性能指标与相同网络架构下基于其它忆阻器阵列的分类器进行对比,分析器件权值调整的非线性对网络性能的影响。基于三维自整流忆阻器垂直阵列结构仿真实现三维卷积神经网络,完成三维样本的识别分类,将分类结果与权值无误差的理想情况对比,分析器件非理想特性对网络性能的影响。