随着信息时代对数据传输的速率需求逐渐提升,高速串行链路因为其优良的传输特性被得到越来越广泛的应用。随着数据传输速率的进一步提高,四电平幅度调制技术(PAM-4)因为其对信道带宽要求相对较低的特性,在高速串行链路中被受到越来越多的重视。本文的研究目标为设计一款同时支持NRZ与PAM-4两种码制的SerDes发射机,发射机最高数据传输速率达到32Gb/s。实现一款支持双模的高速SerDes发射机,发射机架构的设计至关重要。传统的SerDes发射机使用直接相加法实现发射信号的前馈均衡功能,这种架构的SerDes发射机在高速下功率较高,且难以支持多种模式。本文使用一种间接查表法的方式来实现信号的前馈均衡,利用低速并行信号查表得到输出幅度控制字,并被后级的驱动器转化为模拟电平输出。间接查表法将均衡的工作移至低速下完成,在降低功耗的同时,可以很容易的实现NRZ与PAM-4两种信号码制的调制。本文基于间接查表法设计SerDes发射机的系统架构,对发射机驱动器的阻抗匹配与输出电平可调的解决方案进行研究,并以低功耗、高速率为目标,对发射机串化器与时钟路径等关键电路进行设计与优化。本文采用6比特堆叠式电压模驱动器的结构,查表模块可以实现对NRZ信号的4抽头前馈均衡以及对PAM-4信号的2抽头前馈均衡。对发射机整体进行电路设计、版图绘制以及后仿真,发射机可分别输出16Gb/s的NRZ信号与32Gb/s的PAM-4信号。由仿真结果可以看出,发射机通过奈奎斯特频率处损耗达到15dB的真实信道时,闭合的信道输出眼图能重新张开,眼图高度分别为126mV和24mV,发射机对于NRZ信号和PAM-4信号的能量效率分别为2.38pJ/bit和1.19pJ/bit。与近些年国际会议上的参考论文进行比较,可以发现本发射机设计在能量效率上有所提高。