论文部分内容阅读
模数转换器越来越多的应用于无线通信系统等领域，作为模拟信号与数字信号之间的连接纽带，它的性能直接限制着整个系统的性能。伴随着4G通讯网络的崛起，其对模数转换器的速度要求也越来越严苛。为了突破工艺限制，提高模数转换器的采样速率，时间交织模数转换器开始走入我们的视野。本论文基于TSMC90nm工艺，电源电压为1.2V，设计了一个6bit的双通道时间交织的全并行模数转换器，其等效采样速率为6GS/s。本文分析了时间交织结构的失配及单通道全并行模数转换器的误差来源，主要针对时间交织结构的时钟失配设计了时钟电路，通过仿真和统计计算，在该时钟电路的工作下，保证了时间交织结构引入的时钟偏斜误差不影响模数转换器的性能。对于单通道的设计，加入跟踪保持电路减小了因时钟抖动产生的误差，采用多级级联比较器结构降低了比较器处于亚稳态的概率，并引入DAC电流修正技术来校正比较器的失调，应用四输入与非门与独热码结合的形式，有效地降低了误码率，并对整体的设计版图进行布局优化。仿真结果表明，在6GHz采样频率下，输入信号为1.431GHz时，双通道时间交织的全并行模数转换器的SNR达到35.97dB，基本达到了预期设计指标。