随着电信网、计算机网络的迅猛发展、多媒体通信的广泛应用和信息高速公路的大规模建设，人们对高速通信系统的需求越来越高。光纤通信以其频带宽、通信容量大、损耗小、抗干扰、抗辐射、价格低廉等优点成为现代通信中极其重要的一种通信方式。目前光纤的带宽和速率都非常高，而一路独立的数字信号源的速率则相对较低。通信系统中提高信号传输效率的一个重要技术就是把多路窄带宽或低速率的信号合并成一路高速率的信号进行传输，因此，复接器(也叫并串转换器)是光纤传输接口链路的关键电路之一。复接器有三种主要结构：串行结构、并行结构和树型结构。串行结构在较低或中等速率时可以低功率实现；并行结构电路规模较小，但是对时钟信号要求较高；树型结构虽然电路规模较大但可以在高速率下工作。对于选定的复接器结构，不同工作速率的电路单元可以采用不同的电路结构设计实现，相同的电路结构还可以通过优化电路的参数来减小芯片的面积和功耗。为了满足系统高集成度、低成本和低功耗的要求，本文采用TSMC 0.6μmCMOS工艺设计用于SDH STM-4速率级622.08Mb/s 4：1复接器，系统采用改进的树型结构来实现，从而可以降低大部分电路的工作速率，简化设计，减小芯片功耗。系统由两个低速2：1复接单元、一个高速2：1复接单元、一个二分频器、数据及时钟输入输出缓冲组成。其中，低速2：1复接单元采用CMOS逻辑电路实现，利用其电路结构简单，静态功耗低的优点；高速2：1复接单元采用SCFL逻辑电路实现，利用其抗干扰能力强，工作速率高的优点。同时在2：1高速复接单元中采用了改进的并行结构以获得充足的时间裕量和消除时钟偏差，利用数据通道的锁存器和时钟通道的缓冲器产生延时以达到调整进入两位选择器的数据和时钟之间相位关系的目的。为了降低系统和时钟电路的设计难度以及节省功耗，复接体系采用了半速率时钟结构。仿真的结果表明，复接器可以正常工作在622.08Mb/s，眼图质量良好。采用5V单元供电，在常温下功耗低于0.2W。