移动通信网络目前正在向5G方向演进,不仅可以提供基础的语音通信,也可以提供高速率、大容量的数据移动传输和视频服务。此外,蓝牙技术、NFC、超宽带技术、卫星定位和导航服务等等技术和系统高频率、高精度的要求,都需要低抖动的频率综合器来满足。频率综合器几乎是所有电子系统中不可或铁的一部分。随着CMOS集成电路向着更大规模、更小尺寸发展。特征频率的不断增大使CMOS射频电路可以达到的频率越来越高,但另一方面电源电压降低、漏电流增大、噪声增加这些因素使噪声和功耗成为射频电路设计的关键问题。此外低的实现成本也是设计中所必须考虑的因素。所以本文基于TSMC 180nm CMOS工艺设计了 一款级联双锁相环架构的低抖动频率综合器。本文设计中鉴频鉴相器模块设计的D触发器电路结构能够减少复位时间,电荷泵模块采用更好的电流匹配结构及设计一款高增益的运算放大器使电流更好的匹配,VCO采用差分np互补对的交叉耦合结构以及新的电容阵列结构来降低噪声,分频模块采用电流模逻辑实现,此外还用到Δ∑调制器和自动频率控制器两个数字模块。版图后仿真结果表明在输出频率范围为3-4GHz,输出为4GHz时,在1MHz频偏处,相位噪声为-118dBc/Hz。