高速数字图像系统是研究高速瞬态现象发生机理和运动规律的一种直观测试技术和手段,广泛应用于航空、航天、兵器和核技术等领域。高速CMOS图像传感器件和CPLD/FPGA可编程技术的迅速发展,为自行研究高速数字图像系统提供了条件,论文以高速CMOS图像传感器为核心,对高速数字图像系统的关键技术进行了深入研究。论文以LUPA1300型高速CMOS图像传感器为主体,对整个高速数字图像系统进行了设计。主要研究了该系统的驱动电路、时序控制电路、可变图像窗口大小的时序逻辑控制、图像模拟信号读出模块、高速A/D转换和LVDS数据传输等关键技术。论文详细分析了系统各个模块之间的时序关系,设计了满足整个系统要求的时钟树驱动电路,用于精确调整各个同步时钟信号的相位偏差,保证图像信号在正确的时刻得到采集、转换和传输;研究了图像传感芯片LUPA1300各个控制信号的时序关系,采用Verilog HDL语言和自顶向下的方法,设计了图像传感器的驱动逻辑电路、积分时间控制逻辑电路和可变的多分辨率图像窗口时序逻辑电路,所有逻辑电路设计均用FPGA器件编程实现;采用AD9288器件,设计了高速多路并行A/D转换电路,实现了高速图像信号从模拟到数字的转换;设计的LVDS高速传输电路,保证了远距离向上位机传输高速图像信号的可靠性和抗干扰能力。通过设计、调试与实验,论文所完成的高速数字图像系统,在分辨率1280×1024时,图像速率可以达到每秒414帧,通过可编程多分辨率技术,最高能够达到每秒1527帧。论文的研究成果为具有自主知识产权的国产高速数字图像系统的研究打下了良好的基础。