随着5G通信和大数据时代的到来,各种无线物联网和通信基础设施之间的数据传输更为密切,而这些通信设备都少不了时钟的驱动,时钟电路在芯片中占着很重要的地位。振荡器是一种常见的时钟电路,它的种类有很多,但是目前在低功耗、低成本、可集成的芯片领域里面,RC振荡器和环形振荡器是最常用的。本文的目标是设计一个极低功耗的动态泄漏电流抑制(Dynamic Leakage Suppression,DLS)环形振荡器,它可以产生一个32.768KHZ的振荡频率,并且可以通过数字电路校准的方法来提高输出频率的精度,从而提高稳定性。本文的主要工作包括:首先,设计了可调节频率的DLS环形振荡器,它的调频分为粗调和细调。其中6-bit DAC阵列作为粗调电路,通过电容的切换改变输出电压从而去改变DLS逻辑电路栅极的电压,控制电流变化来调节频率;6-bit电容阵列作为细调电路,通过改变电容阵列的总的容值来调节频率。其次,设计了一个输出频率随电压、温度和工艺偏差小于百分之一的RC振荡器,它作为频率基准源,去校准DLS环形振荡器。因为RC振荡器的功耗较大,所以它的工作状态为周期唤醒,校准完毕以后马上关闭。然后,使用verilog设计了数字校准电路,简单验证了数字电路的正确性以后进行了数模混合仿真。最后,完成了整体的版图设计,并进行了后仿真验证。本文基于TSMC 180nm的工艺,在virtuoso中进行了振荡器的版图设计和后仿真验证。仿真结果表明:在电源电压为600mV,温度为27℃,工艺角为TT时,经过数字校准以后的输出频率为33.1KHZ,功耗为5.47nW;在电源电压为600mV,工艺角为TT的条件下,温度从-10℃变化到80℃时,振荡器的输出频率变化为155ppm/℃;在温度为27℃,工艺角为TT的条件下,电源电压从0.5V变化到0.9V时,振荡器的输出频率偏差为2.25%/V。