在华虹—NEC电子有限公司二厂,0.5微米光罩式只读存储器(Mask ROM)的生产工艺是一种新导入的工艺,其工艺主要特征是一层多晶硅栅加上二层铝铜金属,400纳米厚的局部氧化层,13.5纳米厚的栅氧化层,0.5微米的栅宽,5伏特的操作电压。光罩式只读存储器是属于多点控制单元(MCU)的一种类型,其特点是价格便宜,程序在出厂时已经固化,适合程序固定不变的应用场合。这种产品应用广泛,市场需求量大,具有广阔的市场前景。本文着重针对0.5微米光罩式只读存储器一些重点工艺开展研究,使它们都能达到我们需要的规格,然后找出良率较低的原因,使之达到较高的水平。本文主要研究如何建立一个新的、稳定的工艺平台,用于生产光罩式只读存储器,阐述了确立各个生产步骤工艺条件的方法,分析并查明良率较低的原因,使产品良率达到96%,并使之保持稳定,迅速进入大批量生产阶段。本文首先从光罩的相关信息分析研究入手,包括对版图作设计规则检查(DRC—Design Rule Check),确定某些图案的设计是否符合华虹—NEC的设计规则并被制造出来,确认光罩的真实尺寸和版图上的尺寸的偏差以及对每层光罩是否透光确认。接着调试各个步骤的工艺,通过检查线宽(CD—Critical Dimension)、膜厚(Film Thickness)、缺陷(Defect)等参数,切片观察各种电路结构的外形轮廓,以及调整机台本身的参数,比如颗粒(Particle)数、蚀刻速率和蚀刻均匀性等,来确定各个工艺步骤的工艺条件和规格,确保各个步骤都能达到工艺要求。然后,本文重点研究了在芯片功能测试中遇到的“0”读取失效的原因和解决方法。我们通过切片、扫描电子显微镜(SEM—Scanning electron microscope)和透射电子显微镜(TEM—Transmission Electron Microscope)观察电路的结构以及电性参数相关性分析等方法,并且经过分组实验验证,找到了造成良率较低的原因(具体某几个工艺条件不合理),使良率从22%提升到了96%左右。该产品良率较低主要原因是bin9(各个bin是指测试时芯片不同的功能,bin9表示“0”读取,3.7V)和bin10 (bin10表示“0”读取,1.7V)失效较多。bin10的失效主要和BN+(BN+是指Buried N+,光罩式只读存储器的位元线(Bit Line),即定义“0”和“1”的相关电路)离子注入的As离子浓度有关,把As离子的浓度从1×1015/cm2调整为8×1014/cm2, bin10失效可从原来的37%减少到了5%,良率从原来的22%提升到了55%。bin9 ("0"读取,3.7V)的失效主要和多晶硅栅极蚀刻(Gate Poly Etch)、间隙壁蚀刻(Spacer Etch)和接触孔蚀刻(Contact Etch)有关,这3步工艺效果的叠加,使源、漏极的硅消耗得较多,从而造成N型硅极与P型硅衬底的PN结的漏电,即位元线上产生了漏电,导致了bin9失效。并且这3步工艺的均匀性也不好。我们重新调整了工艺参数,减少了硅消耗,提高了蚀刻的均匀性,使bin9失效从原来的32%减少到了10%,良率从55%提升到了80%。通过电性参数的相关性分析和实验验证,我们发现增加第一层引洞蚀刻(Vial Etch)的时间(从原来的300秒增加到330秒),能够进一步减少bin9和bin10的失效,使bin9失效从10%减少到3%, bin10从5%减少到4%,良率从80%提升到了90%。通过器件电性参数(开启电压Vt)的调整,即NMOS衬底硼离子注入浓度定为1.6×1012/cm2,使NMOS的Vt在0.85V左右,PMOS衬底磷离子注入浓度定为2.75×1012/cm2,使PMOS的Vt在-0.85V左右,我们可以把产品良率提升到了96%左右。最后本文开展了产品可靠性验证工作,获得了热载流子注入、开启电压稳定性、电迁移、栅氧化层完整性和经时击穿等各项性能都非常理想的结果。