论文部分内容阅读
锁相环为无线收发机提供本振信号,其决定着无线收发机的功耗和误码率。因此,低杂散、低噪声锁相环设计在无线收发系统中显得尤为重要。通信频带资源越来越紧张,数据安全问题日益突出,2.4 GHz ISM频段已经不能满足人们的需求,非标准PICO net组网与中低速业务通信的需求越来越强烈。针对上述问题,自定制3 GHz频段的低功耗无线通信项目应运而生,锁相环是其中的重要模块。本文设计了一个低杂散、低噪声电荷泵锁相环。为了防止功率放大器的频率牵引效应,电荷泵锁相环的输出频率设计为6 GHz,二分频后得到频率为3 GHz的四路正交输出信号。该电荷泵锁相环采用130 nm CMOS工艺设计。仿真结果显示,电荷泵锁相环输出频率为6.016 GHz时,1 MHz频偏处的相位噪声为-109dBc/Hz,参考杂散为-64dBc,功耗为9.866 mW,满足项目指标。针对压控振荡器对电源电压较为敏感这一问题,本文设计了LDO给压控振荡器供电,有效地减小了电源电压波动,避免了锁相环杂散的恶化。经典锁相环中反馈路径上存在分频器,导致鉴频鉴相器和电荷泵的噪声等效到输出端放大了 N2倍,无法实现低带内相位噪声,针对这一问题,本文设计了一个低噪声亚采样锁相环。该亚采样锁相环由核心环和锁频环构成,环路锁定时,锁频环停止工作,核心环中无分频器,从而实现很低的带内相位噪声。为了改善亚采样锁相环的输出杂散,本文设计了占空比可调的参考buffer,并且采用了 dummy采样器以及自偏置隔离缓冲器。本文通过分析亚采样锁相环的瞬态工作过程得知,增加锁频环电荷泵的输出电流可以减少锁定时间。该亚采样锁相环采用180nm CMOS工艺设计。后端仿真结果表明,该亚采样锁相环具有较强的抗干扰能力,输出频率为2.4 GHz时,1MHz频偏处的带内相位噪声为-123.5 dBc/Hz,参考杂散为-82.5 dBc,锁定时间为3.8 us,功耗为6.96 mW。