论文部分内容阅读
近几年来,无线通信和移动多媒体、手持终端市场的快速增长,使得具有高速、高精度、低功耗优点的Pipeline ADC得到了广泛应用,加快对Pipeline ADC的研发速度成为当务之急。为了加快Pipeline ADC的系统级设计速度,本文研究了Pipeline ADC行为模型的建模和系统优化方法。首先通过对Pipeline ADC系统的主要组成单元-采样保持电路、子ADC电路、MDAC电路和误差校正电路的工作原理的分析,了解建模时所需要考虑的主要问题和应采用的建模方法。在建立采样保持电路和MDAC电路的模型时主要考虑了运放的有限建立误差。通过对典型的采样保持电路和MDAC电路行为的分析,建立电路的二阶数学模型,然后根据此数学模型建立基于MATLAB/SIMULINK环境下的模型。对于子ADC电路和数字误差校正电路,先建立它们在理想情况下的模型,然后将主要误差源加入到这个理想模型中,从而得到其最终的模型。此外,还考虑了开关的导通电阻、时钟抖动、主要噪声源和电容失配等误差源对系统性能的影响,并分别建立了它们的模型。基于噪声与功耗之间的约束关系,结合中芯国际0.18μm/1.8V的工艺库信息,对12位100Msps的Pipeline ADC进行了系统功耗优化设计。在噪声引起系统信噪比下降3dB的限制条件下,系统功耗最小时的系统结构为(3.5+1.5×7+2)。在满幅范围VFS为2V时,优化得到的首级采样保持电路的最小采样电容为1.43pF,后面各级的采样电容值分别为(0.62pF+0.25pF+0.125pF+0.1pF×5)。在系统结构确定后,结合各级对输出精度的要求,对组成Pipeline ADC的关键部分-运放的设计参数进行了优化设计。从优化结果可以看出,系统对于采样保持电路和首级3.5位MDAC的要求最高,它们性能的好坏对于整个系统性能有很大影响,而对后级的设计要求则会逐级放宽。最后设计实际电路对所建立的行为模型进行验证。仿真结果表明所建立的行为模型与实际电路之间相差很小,模型能很好地反映电路的工作情况,且有较高的效率。通过系统级仿真发现,在系统各级的设计参数取为优化的设计参数,温度取为398K时,系统信噪比为70.94dB,而系统的SFDR可达到82.88dB,有效位数为11.49位,DNL仅为0.33LSB。这些仿真结果表明,采用所确定的优化参数能够得到较满意的系统性能。应用该模型和优化方法可以迅速确定系统架构和相关的设计参数,这对于加快Pipeline ADC的设计有很重要的意义。