国家863项目“飞行控制计算机系统FC通信卡研制”的任务是研究设计符合CPCI总线标准的FC通信卡,本课题是这个项目的进一步引伸,在其基础上设计出满足SCI/RT协议的接口模型,并在每个SCI/RT通信节点中加入数据的优先级判断,从而满足数据传输的实时性要求。本文以此为背景,对基于FPGA的SCI/RT节点进行研究与实现。论文先概述SCI协议和SCI/RT协议,并分析两者的异同点。而后介绍数字硬件开发的一些基础,再介绍SCI/RT接口的总体及详细设计,并对最终硬件逻辑进行仿真测试。SCI/RT节点模型包含发送和接收存储器、旁路FIFO、地址解码、状态管理寄存器、多路复用器、Aurora模块和高速串行通信接口等利用FPGA上的块RAM实现发送和接收存储器;设计一个同步FIFO实现旁路FIFO;利用FPGA内嵌的RocketIO高速串行收发器实现主机之间的高速串行通信,并利用Aurora IP核实现了Aurora链路层协议;地址解码和多路复合分别被实现在控制逻辑中;最后采用OPB-PCI桥接核实现了CPCI接口逻辑。本课题采用SOPC方案来实现FPGA逻辑设计。采用Verilog硬件描述语言实现旁路FIFO;采用VHDL硬件描述语言来实现Aurora链路层模块。在Xilinx ISE中分别实现旁路FIFO和Aurora模块的功能及时序仿真;最后在EDK中实现整体设计,下载到开发板上,并利用ChipScope Pro在线逻辑分析仪对设计进行验证,比较仿真结果满足预先的期望,从而证明了该硬件逻辑设计的正确性和可行性。论文最后对研究工作进行了总结,指出开发中存在的不足,提出了进一步的改进方案。