论文部分内容阅读
近年来,随着无线通信技术的不断发展,人类己基本实现随时随地通信的梦想。相应地,人类对高性能大容量无线通信系统的需求也越来越大。在这种形势下,射频与通信集成电路的研究成为当前的研究热点。与此同时,在市场竞争日趋激烈的推动下,通讯系统对射频集成电路(Radio Frequency Integrated Circuits)不断提出低成本、低功耗、多功能的要求,射频集成电路的技术优化会沿着和数字IC一样的发展道路,最终选择CMOS技术来实现RFIC;目前,各种无线通信标准并存,但市场份额最大的还是GSM系统。因此,基于GSM标准和硅COMS技术的RFIC电路的研究和设计具有重要的现实意义。首先,针对RF电路含有大量无源元件的特点,特别是Si CMOS工艺条件下的片上集成电感,不但占用大量的芯片面积,而且寄生效应影响显著,其品质因数远低于分立元件电感,而集成电感的品质特性极大地左右了电路的性能。因此,高品质片上集成电感是RF电路集成的难点所在。论文提出了一种表征集成电感衬底涡流损耗的解析模型,进而简化了传统电感集总参数模型。仿真验证表明,在自谐振频率(self-resonant frequency)范围内片上集成电感衬底损耗主要是涡流损耗。简约模型的衬底损耗相对误差小于25%,品质因数相对误差小于27%,在fQmax频率点,电感品质因数相对误差为5.8%。由仿真结果可知,提高集成电感品质因数与自谐振频率的主要途径是要减小衬底的涡流损耗,其简约集总模型可较为精确的等效集成电感各端口电气特性。其次,优化设计了RF电路中核心部件之一的混频器(Mixer)电路。对比分析混频器的各种拓扑结构,从提高混频器的线性度出发,折衷考虑功耗、线性度、增益等因素的影响,选取双平衡电流开关电路作为混频器的核心单元。电路仿真表明,输入的三次交点达到了5.7dBm,电路的增益为7.6dB,单边噪声系数是6dB,功耗大于15mW。