Σ-ΔADC具有高精度、高线性度、对模拟电路要求不高等优点，因而被广泛应用于高端数字音频系统。Σ-ΔADC的主要技术有过采样、噪声整形、数字抽取滤波技术。数字抽取滤波器是高性能Σ-ΔADC设计的关键。对于高端音频Σ-ΔADC，兼容多种音频接口是必要的。本文的研究目标是设计出具有高信噪比、多抽取率的数字抽取滤波器和兼容多种音频格式的接口电路，以满足高精度音频Σ-ΔADC的设计要求。本文首先研究了Σ-Δ ADC的工作原理和数字抽取滤波器的设计方法，设计出能够实现128/64倍两种抽取率的多级抽取滤波器结构。该多级滤波器结构由级联积分梳状滤波器、补偿滤波器和半带滤波器组成。使用Matlab中相关工具设计出符合性能指标的各级滤波器，并通过Simulink进行行为仿真，验证该滤波器结构的功能和性能。其次研究了双通道数字音频接口原理，设计兼容I2S、左对齐和右对齐多种音频格式输出的接口电路。本文还研究了乘法器分时复用技术，可有效降低芯片面积。使用Verilog语言为数字抽取滤波器和数字音频接口编写高效可综合的RTL级代码，使用ModelSim、QuartusII和FPGA开发板等多种工具验证滤波器、音频接口的功能和性能。最后使用综合工具与后端工具进行代码综合、布局布线、形式验证、静态时序分析、DRC、LVS和后仿真验证，提交GDSII版图。设计的数字抽取滤波器能够实现128/64两种抽取率，信号带宽20kHz，通带纹波小于0.01dB，阻带衰减大于70dB，信噪比大于104dB，有效位数约17位。音频接口可支持I2S、左对齐、右对齐三种输出格式。设计采用65nm工艺，整个数字模块的面积为440×440μm2。数字模块的版图设计通过了后仿验证和物理验证，功能和性能都达到了预期的设计目标。