设计规则检查（Design Rule Check,DRC）工具是物理设计后端EDA工具链中的重要一环,它保证着芯片生产的良率,随着半导体技术的发展,多重版图分解成为芯片制程中的关键技术,而版图是否可被多重分解也成为了先进工艺下必不可少的验证步骤,它决定着该版图设计是否满足芯片制造要求,是多重版图分解技术下设计规则检查对象。本文面向多重版图分解下的设计规则检查需求进行DRC工具的设计与研究。单重光刻版图模式下设计规则检查是多重版图分解下设计规则检查的实现基础,本文设计了DRC工具在单重光刻版图模式下运行流程,首先DRC工具要进行数据初始化,在数据初始化阶段,本文为DRC工具设计了相应的数据存储结构用于承接从DEF文件与LEF文件读入的版图设计结果信息与工艺设计规则信息,接着通过R树构建区域化的版图导体图形信息存储,从而使得设计规则检查工具具备区域搜索的能力,可快速获得指定检查区域内的导体检查对象,大幅度提高检查效率。完成了数据初始化在拥有完备的数据支持下,设计规则检查工具实现了针对最小宽度规则、最小间距规则、最小面积规则、最小包围面积规则和短路违规的检查,获得单重光刻版图下设计规则检查结果。在多重光刻版图分解情景下,因为版图的分解只会加大导体间距,导体的尺寸与连接关系不会改变,所以除去间距违规的其它设计规则检查结果与单重光刻版图下设计规则检查结果是一致的,而是否可以通过版图分解来消除导体图形间的间距违规需要更进一步的检查。本文将两个导体图形间的间距违规视作一个冲突并依据导体图形间的冲突关系来构建冲突图,从而将版图是否可多重分解转化为图论的染色问题求解,接着通过图的划分与简化的方法对问题进行分解和规模缩减,最后通过回溯法进行图的染色检查,也即是版图是否可多重分解的检查,最终获得多重光刻版图分解情景下设计规则检查结果。最终本文通过实验测试DRC工具功能的准确性,通过版图查看器将DRC工具报告的版图违规信息与版图的实际情况进行比较,结果是设计规则检查工具并未发生违规误报的情形。