论文阐述了一种自适应抗干扰阵列信号处理系统的高速实现，算法采用基于QR分解的递归最小二乘算法(QRD-RLS)，在系统的设计中采用了超前处理技术。超前处理技术通过引入并行机制把串行的自适应阵列信号处理算法转换成了并行的自适应阵列信号处理算法。通过对超前处理技术的采用，使基于QR分解的最小二乘算法具有优良的流水粒度。阐述了系统的基于FPGA的硬件构架，该构架的宏单元由能够完成Givens旋转的CORDIC运算宏单元来充当，而且可以在不损失收敛速度的前提下达到很高的采样速率。设计了承载此系统的硬件平台。本文第一章概述了高速实时自适应抗干扰阵列处理技术及其研究进展。第二章研究了适于引入并行流水机制的基于QR分解的递归最小二乘算法(QRD-RLS)，并对此算法的拓扑结构和运算宏单元进行了阐述。第三章对上一章所阐述的系统构架进行改进，引入了更强的并行机制，给出了应用超前处理技术的系统硬件结构。第四章进行了基于FPGA的系统设计，其后搭建了系统的硬件平台。