近年来,随着无线电技术的迅猛发展,电子对抗的频带越来越宽,形式越来越复杂多变,传统的电子侦察接收机已经远远不能满足要求。于是,基于软件无线电构想的大动态范围、宽瞬时接收带宽、高灵敏度、高分辨率、多信号处理能力的数字信道化接收机应运而生。本文的主要研究内容有：分析了数字信道化的基本理论,针对信道化接收机相邻信道交界处有混叠的问题,推导了抗混叠信道化接收机结构,仿真试验和数据验证了该结构的可行性。研究了通信信号的检测和参数估计的问题。为了提高检测性能,提出了适应本工程的恒虚警检测方案。深入研究了通信信号测频算法,推导了基于测相的频率估计算法,并使用CORDIC算法优化结构,仿真试验表明,该算法能够达到课题的性能指标。探索了通信信号信道化检测及其参数估计的FPGA实现方法,详细分析了实现过程中遇到的问题并给出了解决方案。详细介绍了本工程中各模块的实现结构,为工程实验结果再现提供便利。实现了FPGA与DSP高速互连通信。一方面使用DDR3实现了高速率数据的存储和读取,研究了多种DDR3的控制方法,并对这些方法进行了比较和分析,提出了一些使用建议。另一方面使用RapidIO实现了FPGA与DSP高速数据传输,分析了IP核RapidIOv5.6的使用方法并在硬件上进行了实验,实验表明单路传输速率可以达到3.125Gbaud。