第五代移动通信系统5G已经成为通信业和学术界探讨的热点,我国也在大力发展5G,力争在新一代通讯系统上占据有利地位。新通讯系统对数据的传输速率、延时有着更高的要求,对通讯设备的体积和功耗有更严格的限定,作为通讯系统重要组成部分的数模转换器(Digital to analog converter,DAC)的研究与设计变得越来越重要。电流舵型DAC能够兼容标准CMOS工艺,是高速高精度DAC首选的结构。本文基于TSMC 0.18μm工艺,设计了一款8位4+4的分段结构10Msps的DAC,以及一款12位3+3+3+3分段结构的1Gsps高速DAC,并提出了一种新型的DEM译码方式。论文的主要研究和成果如下:首先,基于TSMC 0.18μm工艺设计了一款8位4+4的分段结构10Msps的DAC,完成了版图设计及后仿验证。设计分析了触发器、译码器、锁存器等数字电路模块和单位电流源电路、基准电流产生电路等模拟模块。其中单位电流源采用了带隔离管的结构,以减小输出波形中的毛刺;基准电流产生模块中设计了电流校准电路,可以实现对基准电流的校准。版图设计中采用了阶梯状电流源的排布方式和H树形电源线走线,以降低电流源间失配。设计了DAC的测试方案,仿真结果显示:在10MHz的采样频率下,SNR能够达到48.5d B,SFDR能够达到61.9d B,DNL<0.11LSB,INL<0.14LSB,满足设计要求。其次,基于DEM技术设计了一款采用3+3+3+3分段结构的12位1Gsps的高速DAC。DEM技术可以降低电流源失配产生的谐波,显著提高DAC的SFDR。采用DEM技术降低对电流源失配的要求后,可以采用更小的电流源面积,降低各项寄生参数,提高各项动态性能。首先应用simulink对DEM译码模块进行了建模,验证了该模块功能的正确性。接着完成了各个电路模块的设计并仿真验证了各模块的功能。最后完成了整体电路设计并仿真得到各项性能指标。仿真结果表明:在未使用DME技术的情况下DAC的SFDR为69.3d B,应用DEM后SFDR提升到76.1d B,提高了近7d B,满足设计要求。最后,提出了一种新型的DEM译码方式,解决了传统DEM随机译码带来更多开关翻转的问题,完成了新译码方式的模型搭建及仿真验证。基于12位DAC模型的仿真结果表明,新译码方式能够使DAC的SFDR提高20d B,并有最小的开关翻转次数。