近年来，随着科学技术的发展和生活水平的提高，人们对视频质量的要求越来越高，高质量、高分辨率的视频图像逐渐成为了人们的首选，随之而来，给各种实际应用系统带来了视频图像的存储、压缩、处理、传输等诸多问题。至今为止，无论是采用DSP还是采用硬件编解码器，能够实现高于4CIF格式以上的视频实时压缩编解码功能的方法还很少见、实现技术手段应用更少。这是由于DSP要求的软件水平很高，而市场上的硬件编解码器可编视频的格式也很有限。为了能够实现16CIF格式或者更高清晰度的数字视频信号的实时压缩、存储等功能，课题研究并设计了基于ARM控制、以FPGA为辅助控制的高清视频ASIC芯片编码和存储的硬件系统，除此之外，实现了基于DSPPNX1500处理器的视频输入输出自环演示系统。 本文在分析了众多视频压缩编码、存储方案之后，针对高于1080p图像分辨率的实际需求以及与本课题相关项目的特定应用场合，选择了基于ARM、FPGA和专用视频编解码ASIC芯片的技术方案。即从基于嵌入式系统设计的基本要求出发，用ASIC硬件编解码芯片设计一种高清视频图像的压缩、存储控制系统。重点在于压缩视频存储与控制系统的硬件实现，完成以MB86H51编解码芯片为核心处理芯片，以ARM为主控、FPGA为辅助控制的视频图像采集、处理及本地显示的功能。针对系统要求采用了Fujistu公司2007年刚推出的MB86H51视频编解码芯片、XILINX公司Spartan-3系列的FPGA以及Atmel公司的嵌入式ARM926EJ-S芯片组成了符合高清视频编解码、存储及控制需求的应用系统。在确定系统实现的技术方案之后，描述了MB86H51编码主芯片的各个功能模块。在此基础上，按照信号完整性设计思想完成了电源模块、主控制模块、视频编解码模块、视频采集模块、视频显示模块，视频存储模块、USB传输模块以及串口通信模块的原理图设计以及PCB板图设计，通过对关键信号进行信号完整性分析以及主控模块的调试，验证了系统原理图设计和PCB设计的正确性。对该硬件系统的J下确设计是本课题的重点所在。介绍了在前期开发的基于DSPPNX1500开发板的视频输出模块，完成了其设计及实现工作。主要包括以视频编码芯片SAA7105为核心的输出模块底层硬件原理图设计、PCB图设计、应用程序与视频输出底层硬件模块之间相互联系的中间件程序的编写，应用测试程序的编制以及调试工作。根据实际工作情况，对压缩视频存储与控制系统主控功能和基于DSPPNX1500处理器的视频输出功能的调试进行了说明。