论文部分内容阅读
随着无线通信技术的发展,对无线通信设备的性能提出了更高的要求,要在单片集成电路上实现接收、发射和基带信号处理功能,这能够很大程度上降低成本、功耗和体积。目前实现数字信号处理的集成电路绝大部分都是采用CMOS工艺制造的,而要实现射频模拟功能的集成电路大都是使用GeSi和GaAs工艺。GeSi和GaAs工艺虽然在高频和噪声方面的性能非常好,但是GeSi和GaAs工艺都面临着不能与数字CMOS工艺兼容,成本高,无法实现单片通信系统集成。CMOS集成技术具有高功能和高集成度,且CMOS射频工艺能够很好的和目前主流的数字工艺兼容,容易实现单片集成通信系统,大大降低成本。因此CMOS射频集成电路是目前研究最热门的方向之一。本文介绍了几种常用的射频接收机和发射机结构原理,并分析其优缺点,利用ADS的链路预算工具Budget分别对接收机和发射机的整体指标和模块指标进行预算仿真验证。本文主要研究射频功率放大器,详细阐述射频功率放大器功能、指标和结构类型,通过采用改变射频功率放大器晶体管尺寸方案实现功率增益可调,并根据射频功率放大器的理论详细阐明CMOS射频功率放大器设计方法和步骤以及其偏置电路设计。本文针对器件模型进行适当的修改,并把ADS仿真工具整合到Cadence中,同时利用ADS和Cadence设计工具完成仿真验证。最后介绍CMOS射频功率放大器版图设计中常用的技术和常见的问题,并完成版图布局和绘制工作。本文设计的915MHz CMOS射频功率放大器是在SMIC 0.13μm RF CMOS工艺下实现,版图面积为:790.76×828.555(μm2),利用calibre进行寄生参数提取并在spetre中进行后仿验证,3.3V的电源供电电压,其功率附加效率(PAE)达到36.7%,1dB压缩输出功率和输入功率分别为11.52dBm和507.716mdBm,1dB压缩点附近基波分量和二次谐波分量功率之差为20.26dB,输出三阶交调为23.0108dB,功率增益从1.65dB到12.01dB之间实现8个档位可调。达到了设计要求。