论文部分内容阅读
随着物联网(Internet of Things,IoT)和植入式医疗电子(plantable medical electronics)等应用的快速发展,基于超低电压的低功耗/超低功耗电路技术开始受到广泛关注。由于在亚阈值/近阈值电压区间,器件电流与工作电压成指数关系变化,使得芯片工艺、电压和温度(PVT)的波动严重影响着电路的性能和能耗。如何抵御电路的PVT波动、提升电路的可靠性成为超低电压电路设计面临的主要难题。论文在调研和分析了PVT波动对数字集成电路影响的基础上,主要研究了超低功耗电路中抗PVT波动的电路设计技术,包括基于新型锁存器的抗PVT波动电路、基于新型锁存器的错误检测与校正抗PVT波动电路、超低电压抗PVT波动定制逻辑单元库、以及基于超低电压的抗PVT波动复杂功能电路等电路设计技术。在上述工作中,我们提出了基于宽脉冲锁存器的超低电压电路设计技术,建立了基于两相锁存器和脉冲锁存器的错误检测与校正流水线电路的设计方法,开发了基于超低电压的高可靠逻辑单元库,并完成了基于宽脉冲锁存器的超低电压FIR电路、基于超低电压的8位8051微处理器和基于超低电压的16Kb SRAM等多款芯片的开发工作。其中,基于TSMC 65nm CMOS工艺的FIR芯片测试结果表明,基于本文提出的宽脉冲锁存器技术设计的内核与基准电路相比,性能提高了45.2%,每操作能耗降低了11%,能量延时积降低了38%。在PVT波动下,最高频率提高在50%左右,能量降低可达5.4%-24.2%。基于TSMC 65nm CMOS工艺的基准测试电路实验表明,与传统EDAC设计技术相比,基于该技术的电路的额外面积开销降低了2.6-4.8倍、错误检测寄存器的插入率减少了2.9-4.3倍、时序错误率降低了5.5-37倍。基于SMIC 130nm CMOS工艺的8位8051微处理器测试结果表明,该微处理器可在1.2V至0.28V下正常工作,每周期最低能耗降低了1.07至4.3倍。基于SMIC 130nm CMOS工艺的16Kb SRAM测试结果表明,该SRAM可在1.2V至0.33V下正常工作,总功耗和漏电功耗与前人相比分别降低了1.5倍和4.2倍。上述实验结果表明,基于本文提出技术设计的电路具有能效高、功耗低、可靠性高、抗PVT波动能力强等特点,具有重要的研究价值和实用意义。