论文部分内容阅读
ADC是通信系统的核心模块。随着工艺制程的不断推进,移动无线通讯系统对所需求的ADC的要求愈加严苛,要求它兼备高性能与低功耗的特性。特别是在许多中频采样的通讯系统中,要求ADC能对频率为300MHz的输入信号进行采样,为了降低接受器的复杂度及整体功耗,流水线ADC因为它的性能最折衷,成为了无线通讯系统的首选结构。另外,CMOS由于它低功耗的特点,以及更适用于实现开关电容结构的特性,成为了首选工艺。用该工艺实现的开关电容结构的流水线ADC,在现在的无线通讯系统中使用最为广泛。本文基于SMIC 0.18μm CMOS工艺,设计实现了适用于16位125MS/s流水线ADC系统的电路技术。论文首先介绍了跟ADC系统相关的性能参数以及各种常见的ADC结构。然后着重的讲述了系统的核心模块MDAC电路的整体架构和工作原理,对MDAC电路中存在的各种非理想效应,如电荷注入效应、导通电阻的非线性等做了介绍,并且给出了相应的消除措施,如底极板采样技术、栅压自举技术等。根据对噪声、功耗等因素的分析并结合实际情况,选定了系统的整体架构实现,即采用无采保架构,用五级级联的方式实现整体精度,单级的量化位数均选4位。以第一级结构作为示例,给出了具体的MDAC实现电路,有余差放大器、比较器电路以及栅压自举电路等,其中对MDAC的核心模块余差放大器的设计做了重点阐述,并且对其中用到的几种提高性能的技术如增益提高技术,做了原理简述;对比较器也做了改进创新,使它在实现功能的前提下,降低功耗。论文基于SMIC 0.18μm CMOS工艺,给出了各个模块电路相对应的仿真结果。并对整体ADC进行了不同工艺角下的仿真。仿真结果表明,余差放大器在TT工艺角下,闭环带宽为479MHz,增益为120dB,相位裕度为74.5°;比较器在最慢即输入差值最小的状况下,工作时间大概为320ps;栅压自举开关的SNR为97.8dB,SFDR为110.3dB。整体ADC系统的采样频率为125MHz,在输入信号频率为10.498046875MHz时进行仿真,采样512个点,在TT工艺角下的结果:SNDR为95.1d B,SFDR为108.6d B;在FF工艺角下的仿真结果与TT状态下接近;在SS工艺角下,工艺偏差最严重,SNDR为87.1d B,SFDR为95.3d B。所有结果均表明,本文所设计的ADC符合系统初始设置的指标。