数字信号处理器是一种新型的结构特殊的单片微计算机,特别适用于数字滤波、高保真的视频、图象和语音处理中,并以其强大的处理能力和高度的灵活性迎合了信号处理任务对实时性和精确性的要求,因而获得了较大发展。国内在DSP设计方面的研究仍然处于起步阶段。本文针对16位高速DSP开展工作,完成了其中外围模块部分的研究与设计,着重对增强型同步串口ESSP(Enhanced Synchronous Serial Port)进行研究。论文的主要工作及创新如下:1.本文从16位定点DSP出发,讨论了其外设电路的特点,然后具体地阐述了所参与课题的研究情况。2.重点论述了增强型同步串口的设计与仿真。在研究现有的串口结构后,对ESSP中主要电路进行了优化,设计出了高性能的发送/接收电路。仿真结果表明:增强型同步串口(ESSP)能够高速、可靠的收/发数据。3.为了能稳定地提取同步信号而实现同步,文章提出了一种新的设计方法:并行同步技术,可将串行数据转换为并行,降低了数据率,从而有效地提高了电路的性能。4.对ESSP的工作方式进行了详细的分析并探讨了其设计及实现方式,并用Verilog-XL对各个功能模块进行了仿真验证。本文提出的在ESSP内部增加两个四字深FIFO缓存器的设计方法,极大地提高了接收和发送数据的速度,降低了CPU的开销量,减少了接收、发送中断次数,提高了串口传输效率。该设计方法具有实际的参考价值和应用意义。