专用集成电路(Application-Specific Integrated Circuit,ASIC)是针对特殊用户或者特定电子系统的需求而专门设计、制造的集成电路,它一般用在普通商业芯片无法满足需求的地方,比如高辐照环境的高能粒子物理实验、空间紧凑的天文成像系统等。在高能粒子物理实验领域,CERN为ATLAS/CMS探测器开发了抗辐照的高速数据收发芯片——低功耗千兆数据收发器(LpGBTX),用来传输前端电子学产生的海量数据。它采用商业65 nm CMOS工艺设计,数据带宽可达10.24 Gb/s,总剂量效益达到200 Mrad.在此高速数据传输芯片中,时序的裕量变得非常紧张,良好的时序关系是数据传输正确的基本保证,为此开展了时序相位高精度调节的研究工作,包括数据相位调整和时钟相位调整。为了保证前端电子学数据能被LpGBTX正确地采样到,研究设计了 Phase-Aligner用来移动数据的相位,使之与时钟对齐;研究设计了 Phase-Shifter,将输入时钟在360°范围内,以48.8 ps的精度调节后输出给前端电子学,做系统间时钟同步用。Phase-Aligner和Phase-Shifter均是基于DLL的原理,延时稳定,且与工艺、电压和温度无关。Phase-Aligner接收160/320/640/1280 Mb/s的数据,四通道。每个通道的延时单元的延时一致,为Tbit/8,最小为97.7 ps,延时链的长度为7Tbit/4。每个延时单元有上电和输出使能,可以灵活的开关。静态模式下,可将不需要的延时单元关闭来降低功耗。后仿真显示,所有输入情况下,延时符合预期,jitter可以忽略,且可节省16.7%-45.6%的功耗。Phase-Shifter接收的时钟频率有40/80/160/320/640/1280MHz六种,后仿真的结果表明输出时钟的jitter均小于5ps,相位调节的INL不超过0.7LSB,DNL低于0.1LSB.在天文成像领域,国内外正在建设口径越来越大的光学望远镜。目前中国科学技术大学和紫金山天文台正在筹建大视场巡天望远镜(Wide Field Survey Telescope,WFST),它的焦面处采用9块CCD290-99拼接成像,因此采用商业的高压180nmBCD(Bipolar-CMOS-DMOS)工艺,来研究和设计CCD驱动和读出ASIC芯片,为WFST的紧凑低功耗CCD成像系统打下基础。其中CCD驱动ASIC给CCD提供高压时钟信号和偏置电压。采用横向扩散MOS管来设计高压运放,输出所需要的高压偏置电压。输出电压可以被高线性度的8-bit电流舵DAC来调节。时钟信号则由Clock Switch来实现,将输入的3.3-VLVCMOS时钟放大到所需要的高电平。时钟的高电平轨由高压偏置运放产生,简化外围供电电路的规模。时钟电路的高电平轨和驱动电流均有8-bit DAC来灵活调节,满足不同CCD的需求。CCD读出ASIC的功能是将CCD输出的信号进行放大、转成差分后实行模拟相关双采样(Correlated-doubleSampling,CDS)操作,然后将积分后的差分信号输出到ADC进行采样。读出电路的运算放大器均是低噪声设计,例如前置放大器的输入等效噪声在100 KHz时只有4.1 nV/(?)Hz论文完成了 CCD驱动和读出ASIC芯片的第一版设计、流片和测试。原型芯片在4 mm × 4 mm的裸片上集成了单通道的读出电路、6通道时钟电路、3通道的偏压电路,以及一些控制和测试电路。基于已有的CCD47-20完成了测试电路板设计及相关测试。测试结果表明时钟电路的高电平范围在8-16 V之间;并行时钟的上升/下降沿在微秒量级,速度不低于100KHz;串行时钟的沿在几十纳米左右,速度不低于1 MHz,能满足大部分CCD的需求。读出电路的每一部分电路均能正常工作,电路噪声在100KHz读出速度下为9.2个电子,达到了设计指标。并在此基础上完成了基于驱动和读出ASIC的CCD控制器原型设计。本文的创新之处主要有以下几点:(1)基于DLL原理进行高精度相位调整ASIC技术的研究,为国际大型实验装置的电子学高速传输芯片的设计做出了贡献。完成了以对称性的低晃动、延时稳定的延时单元为主构成的Phase-Aligner和Phase-Shifter模块,其关键指标jitter低于5ps,INL和DNL分别低于0.7和0.1LSB,且延时不受工艺、温度、电压的影响,速度较上一版提升了4倍。同时也为国内相关技术进行了有益的探索。(2)基于大焦面拼接式CCD相机电子学低功耗高集成度的需求,对科学级CCD的驱动和读出电路ASIC进行了研究和设计。完成了输出电平范围、驱动能力以及偏置电压均可配置、并行时钟速度不低于100KHz以及串行时钟速度不低于1 MHz的驱动ASIC设计。完成了集成前放、模拟CDS,输出低噪声差分信号的读出ASIC设计,读出速度不低于1 M像素/秒。(3)针对驱动和读出ASIC进行了测试系统的研究和设计,成功验证了 ASIC的功能,完成了基于驱动和读出ASIC的科学级CCD控制器原型。驱动和读出ASIC系统大大减小了 CCD控制器的体积,为高集成度低功耗的拼接式CCD控制器的研发打下了良好的基础,进行了有益的探索。