DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自顶向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP软核中初始化模块、配置模块、执行模块和数据通道模块的RTL级设计。根据在设计中遇到的问题，对DDR2控制器的整体架构进行改进与完善。在分析了A l t e r a数字PHY的基本性能的基础上，设计DDR2控制器与数字PHY的接口模块。搭建DDR2控制器I P软核的仿真验证平台，针对设计的具体功能进行仿真验证，并实现在A l t e r a St r a t i x I I G X 9 0开发板上对DDR2存储芯片基本读/写操作控制的FPGA功能演示。论文设计的DDR2控制器的主要特点是：1.支持数字PHY电路，不需要实际的硬件电路就完成DDR2控制器与DDR2存储芯片之间的物理层接口，节约了设计成本，缩小了硬件电路的体积。2.将配置口从初始化模块中分离出来，简化了具体操作。3.支持多个DDR2存储芯片，使得DDR2控制器的应用范围更为广阔。4.支持DDR2的三项新技术，充分发挥DDR2内存的特性。5.自动DDR2刷新控制，方便用户对DDR2内存的控制。