论文部分内容阅读
高能粒子轰击半导体时,粒子轨迹淀积的电荷被敏感节点收集,将导致存储器数据发生单粒子翻转效应。动态随机存储器(DRAM)单元成本低,集成度高,是目前使用最广泛的半导体存储器。随着DRAM往更高容量的方向发展,其发生单粒子翻转的概率在逐渐增加,需结合不同的加固方法来提高其可靠性。本文主要从DRAM存储颗粒和纠检码两个方面对DRAM单粒子翻转加固方法进行了研究。本文基于DRAM工作原理,分析了其单粒子翻转效应机理,并建立读写电路模型和存储单元器件模型,完成了漏斗模型验证及单粒子翻转仿真,得出存储单元翻转LET阈值为0.06pC/μm。然后结合存储节点自举型(SNB)和单元极板连至互补位线(C3)两种存储颗粒加固设计的优点,提出自举型C3结构,该结构通过控制存储单元极板电压增大存储电荷量,并增加晶体管连接单元极板与互补位线,使得读操作时位线、互补位线和存储电容共同参与电荷的重新分配,增大了读出信号。本文提出的存储颗粒加固设计增大了DRAM存储单元临界电荷,将翻转LET阈值提高至0.55pC/μm,降低了发生单粒子翻转的概率。存储颗粒加固设计能直接提高DRAM对单粒子翻转的抵抗力,但是一旦辐射剂量超过翻转阈值则数据失效,因此需结合纠检码来恢复数据。本文基于线性分组码原理,分析了一位错误纠检、两位错误检测、相邻两位错误纠正(SEC-DED-DAEC)码的构造规则。为了降低非相邻两位错误误纠率,通过添加重量为5的矢量优化了校验矩阵的解空间,并采用贪心算法结合回溯算法对校验矩阵进行了搜索求解,完成了(22,16)、(39,32)、(72,64)编码的构造。在此基础上,通过增加一位冗余位的方法提高了校正子的多样性,并采用本文算法分别完成了(23,16)、(40,32)、(73,64)编码的构造,非相邻两位错误误纠率降低了7%左右。基于存储器可靠性模型,对未加固、使用纠一检二码加固和使用SEC-DED-DAEC码加固这三种情况的存储器平均无故障时间(MTTF)进行了分析对比,结果表明SEC-DED-DAEC码加固后存储器的MTTF比未加固平均提高了200倍,比纠一检二码加固的MTTF平均提高了20%。最后根据SEC-DED-DAEC码校验矩阵,用verilog语言完成了(23,16)编码纠检错电路的设计,并进行了功能仿真与验证。在SMIC 0.13μm工艺下对电路进行了逻辑综合,与同类编码相比,本文设计的编码其开销降低了6.2%。