单粒子效应(Single Event Effect, SEE)是引发电路系统软错误的一个重要根源，传统的加固技术主要集中于单粒子翻转(Single Event Upset,SEU)，而随着近年来集成电路技术的不断发展，工艺尺寸的不断下降，电源电压不断降低，单粒子瞬态效应(Single Event Transient,SET)越来越成为影响电路系统可靠性的重要因素。因此如何对电路系统进行抗SET加固，成为了值得研究的一个方向。另一方面，在研究抗SEE加固技术的同时，研究者需要对电路系统的SEE敏感性以及其加固技术的可靠性进行分析和评价，而故障注入作为一种灵活方便且有效的手段，在该领域也成为越来越重要的一个方向。基于以上原因，本文的内容主要包括两个方面：抗SET触发器IDSDFF的设计和基于仿真的故障注入工具FITBS的开发。IDSDFF是在传统的D触发器的基础上，添加内部采样锁存器结构，使得其在具备抗SET功能的同时，对电路系统的性能影响较小。本文设计的FITBS是基于仿真的故障注入工具，在相关故障注入理论的基础上，制定其基本架构，并且设计了针对Verilog的词法分析器，基于Modelsim的仿真器接口，数据分析器以及图形用户接口，并且对FITBS面临的相关问题进行了优化设计。基于本文设计的FITBS，采用相应的电路系统进行了故障注入测试，从而对FITBS进行验证，包括本文所设计的抗SET的触发器IDSDFF，进行了SET故障注入，证明IDSDFF可以有效地屏蔽SET脉冲。为了更加全面地对FITBS进行测试，需要选择较为大型的测试电路，本文选择了微处理器OpenMips作为目标电路进行测试，在其体系结构的基础上，搭建相应的测试平台，包括交叉编译器的搭建和测试程序的编译，然后采用FITBS对其中的部分寄存器进行SEU注入，分析了其对SEU的敏感性，结果表明采用本文设计的FITBS进行的故障注入测试结果符合相应的理论结果，证明FITBS可以有效的对Verilog描描述述的的电电路路系系统统进进行行敏敏感感性性和和可可靠靠性性分分析析和和评评价价。。。