随着二维高分辨逆合成孔径雷达成像技术的实现和发展,研究高分辨ISAR快速成像技术变得至关重要。针对大转角下的ISAR成像,目标平动和转动常常耦合在一起,若仍采用传统的ISAR成像算法将导致图像散焦失真,影响成像结果。因此可以采用极坐标格式算法提高相位补偿的能力,并结合最小熵自聚焦法提取误差相位,该算法既具有应对目标大转角运动的成像能力,又在计算上拥有高效、快速、运算量小的特点。另外,ISAR成像技术往往体现出信号级的高并发性,若仅依赖传统在单核或多核CPU中采用串行计算的方法进行成像,将难以在短时间内应对ISAR回波信号庞大的计算量,而GPU由数以千计小而高效的硬件核心组成,其高速的通用计算性能为ISAR快速成像系统的加速提供了可能性,由此搭载于CPU+GPU异构平台上的雷达成像并行加速技术应运而生。论文主要完成的工作有:1.针对目标大转角运动下ISAR成像的平动与转动耦合问题,采用计算量较小的极坐标格式算法进行误差补偿,并使用最小熵自聚焦法提取误差相位并补偿,进而提升成像效果。通过完整的ISAR成像算法仿真实验证实方案的可行性,并通过公式的推导获悉算法的可并行性。2.针对ISAR成像处理过程中相位补偿计算量庞大的问题,提出相位补偿的GPU加速并行化方案。在CUDA编程模型中进行内存模型设计和内核函数设计,对相位误差的估计和最小熵相位补偿方法提出CPU+GPU异构并行化加速方案;通过分析Nsight/Profiler软件的性能测试结果,针对程序执行中存在的指令延迟问题,对CUDA内核函数进行优化,有效隐藏延迟效果,使程序效率加倍提升;针对最小熵自聚焦相位补偿法中FFTshift及FFT频繁使用导致的运算繁琐、效率低下的问题,提出组合的时/频谱搬移转换方式,降低了代码的复杂程度,提高了功能集成度,提升了ISAR相位补偿功能的并行化效率。同时也为ISAR快速成像系统的并行化提供了思想和方法。3.结合ISAR成像过程中各模块的信号级并发性研究,利用CPU+GPU异构并行开发技术对目标大转角运动下ISAR成像算法进行并行化设计,利用CUDA技术仿真完成并行化编程实验,并通过实验验证方案可行性。充分利用GPU资源,配置线程,调用60余个核函数,合理化分配内存,缩短访存时间以及运行时间,对比串行执行的ISAR成像算法,采用CPU+GPU异构平台并行计算的加速效果超过60倍。同时针对不同浮点数类型的计算能力差异展开分析与实验,验证并行试验在GPU中单精度计算能力远优于双精度计算能力,并对ISAR成像系统的并行化进行了优化,使加速效果进一步提升,加速效果较CPU平台而言加速效果超过110倍。