无线通信的快速发展，嵌入式应用的日益复杂，对基带DSP(Digital Signal Processor)的处理能力提出了更高的要求，同时又需要满足一定的功耗、面积等设计约束，使得DSP的结构复杂度和设计复杂度急剧增加。设计空间探索(Design Space Exploration，DSE)方法以其科学客观和快速收敛的特点逐渐成为处理器设计的趋势，是加速特定应用向最佳结构方案转变的关键技术。然而，设计空间探索是基于实验的方法，其应用与实现依赖于一个高效可配置的仿真实验平台。因此为了高效寻找多目标平衡优化的DSP结构设计参数集合，加快设计收敛，研究并实现一个满足速度与精度要求，并支持设计空间探索功能的仿真分析平台是基带DSP研发中必须解决的关键问题之一，具有重要的研究价值与实用意义。　　本文基于实验室自主研发的动芯DSP展开研究，设计并实现了一套功能正确、结构设计参数可配置、灵活高效，并能提供统计分析功能的仿真分析平台。论文主要工作与贡献体现在以下两方面:　　1.仿真分析平台的设计与实现　　根据动芯DSP的体系结构特点以及设计空间探索对仿真分析平台的需求分析，采用系统级描述语言SystemC与事务级建模(Transaction Level Modeling，TLM)方法，设计并实现了一个参数化的仿真分析平台，主要包含动芯DSP处理器模型、存储系统模型、统计分析模型三个部分。处理器模型对动芯DSP的多发射流水线、矢量内核、专用指令集等进行了时钟精确级的功能模拟，并通过设计参数抽象，实现了各结构设计参数的可配置;存储系统模型模拟了多级存储层次，包含参数化的多路组相联Cache与Memory，并实现了Cache容量、关联度、块大小、替换策略、访问延迟等的灵活配置;统计分析模型进行了与性能功耗相关的参数定义、插桩与监测统计，最终输出能够反映DSP性能功耗的相关统计分析数据，实现设计空间探索功能。　　2.平台测试评估与设计空间探索应用　　通过516个指令集测试用例和FFT算法、信道编码等目标应用程序对仿真分析平台进行了全面的功能测试与性能评估，验证了其功能模拟的正确性、结构设计参数的可配置性，精确的性能统计评估输出，且仿真速度高达3.86 MIPS(Million Instruction PerSecond)，仿真精度误差率低于1％。最后，利用仿真分析平台进行了访存系统的设计空间探索与优化。通过一系列仿真实验与结果分析，对访存系统进行了设计优化，优化后的Cache命中率可达97.8％，提高了14.25％，访存系统的平均存储访问时间由原来的18.28 cycles减少至3.64 cycles，性能提升了5.02倍。同时也验证了本文设计实现的仿真分析平台能高效地进行动芯DSP设计空间探索，加快设计收敛。