国家重点工程项目北京谱议(BESIII)升级工程正处于预制研究和方案初步设计阶段。BESIII触发判选系统是BESIII的实时数据获取系统的重要组成部分，其设计方案的确定必须进行必要的实验研究和测试。根据方案设计阶段的需要，触发课题组提出了设计一块基于VME总线的多功能可编程逻辑插件的设想。利用可编程逻辑电路FPGA可以对电路重复编程的特性，设计者只要利用专用计算机开发工具对FPGA进行重复编程，把电路功能下载于该插件，而不需重做硬件开发便可以获得具有不同逻辑功能的插件，并对电路进行实际地功能测试，因而节省了许多的设计环节，缩短设计和调试的周期。该插件设计为单宽6U格式，由VME接口，FPGA部分和输入输出3部分构成。输入输出具有多种电平转换的功能，能适应不同的电平应用环境。 在该设计完成的多功能插件的上，论文作者进行了一系列的触发系统的模块设计研究。文中详细介绍了其中的两个例子。第一个是简化主触发逻辑的设计。该设计采用自顶向下的设计方法，整个电路分为输入信号延时、事例类型判断逻辑、事例预定标和时序判断逻辑4个部分。主触发逻辑在20M时钟下以流水线的方式工作，保证没有死时间的产生。第二个例子是任意数字信号发生器的设计。该信号发生器可以产生任意波型的数字脉冲信号，可以用于主触发和主漂移室寻迹逻辑的调试与测试，为其它插件的调试创造条件。其工作时钟20M，其初始化通过一系列的VME指令来加载，并具有软件启动，回读和检验比较的功能。 该插件研制成功为工程的预制研究和初步设计提供了极大的方便。同样的设计思想可以直接移植到基于CAMAC、VXI、Compact PCI的工程系统中去。