为了更大程度地提高集成电路的集成度，使它能够继续按照摩尔定律和等比例缩小规律发展下去，就必须在器件工艺方面取得更大的突破。对于跟器件尺寸密切相关的超大规模集成电路VLSI来说，传统的工艺尺寸已经逐渐不能满足当前集成电路的发展要求，硅片技术迅速发展的势头有可能在十年内(甚至更短的时间内)放慢以至完全停顿下来。这是因为，随着制作在芯片上的传统晶体管及其它电子元件的尺寸越来越小，各种有害的副作用的影响就越来越突出。而量子器件在这方面有着非常明显的优势，它以其固有的超高速、超高频、超高集成度、高效低功耗等特点，在未来VLSI方面有着及其重要的应用前景，将成为21世纪信息技术的支柱。 论文设计了基于RT量子器件的二值与非门与或非门，设计的门电路结构简单，并具有量子器件所具有的速度快、功耗低、集成度高等优点。因此，由它们构成的逻辑电路也具有相同的优点，适合作为大规模集成电路中的单元电路。 由于RT量子器件本身所特有的多值特性，因此基于RT器件的多值电路设计受到越来越多的重视，论文首先基于开关序列方法对传统的三值反相器进行了改进，以此为基础将开关序列设计方法推广到四值反相器的设计，并实现了基于RT量子器件的三值与非门、或非门设计。 触发器是时序电路核心，论文设计了基于RT量子器件的JK触发器，并在此基础上设计了带直接预置端的边沿型JK触发器。所设计的JK触发器功能强，且与传统的触发器相比，基于RT量子器件的边沿型JK触发器具有量子器件的功耗低、速度快、电路简单等特点。本文设计的JK触发器丰富了量子电路中触发器的种类，使得量子时序电路的设计更为灵活。 随着量子电路的飞速发展，由于其本身所特有的高集成度特点，电路的测试必然会成为越来越严重的问题，因此论文在最后就电路中常见的开路、短路故障提出了RT电路的可测试性设计方法，并针对具体的MOBILE电路进行了可测试性设计，PSPICE模拟结果表明达到了可测试的目的。