FIR数字滤波器作为一个基本的数字信号处理功能单元,具备稳定、可实现严格线性相位响应、任意幅度和设计灵活等优点,在通信、雷达、图像及语音处理等系统中有着广泛应用。采用适合FPGA内部结构的分布式算法实现FIR滤波器既能满足工程实践中高速实时性的要求,又能节省硬件资源的消耗。本文研究基于分布式算法的线性相位FIR数字滤波器设计及其FPGA实现,提出一种新的高阶FIR滤波器的FPGA实现方法,主要开展了如下工作:(1)在结构的选择方面,运用多相分解结构对高阶FIR滤波器进行降阶处理,对降阶后的低阶FIR子滤波器并行处理,结合流水线技术,以提高处理速度。(2)子滤波器的实现采用分布式算法,并且针对分布式算法中查找表规模过大的缺点,我们采用多路复用器和加法器来替代查找表方式结合查找表分块技术,使得所设计的FIR滤波器的硬件规模较小。(3)以低通FIR数字滤波器为例,对传统算法和本文提出的算法在处理速度和硬件规模上作了比较。通过Quartus II 7.1的综合与仿真,以及在EP2S60F1020C4 FPGA目标器件上的实现结果表明,本文算法设计的FIR滤波器,在阶数为1024时硬件规模减少了8%,处理速度达到了184.5MHz,提高了15%以上。本文的研究工作为线性相位FIR滤波器的设计与实现探索了一些新的途径和方法,具有一定的理论意义和工程应用价值。