近年来,离散小波变换(Discrete Wavelet Transform,简称DWT)开始受到了越来越多的重视,目前已成功地应用在各种领域,包括数值分析、信号分析、影像编码、统计学和生物医学等等。由于离散小波变换具有极佳的能量集中的特性和与生俱来的多分辨率的特性,非常适合应用于影像和视频压缩编码。 为了将离散小波变换应用于实时信号(如影像、声音等)的处理,有必要对其进行硬件实现。近年来,人们也提出了一些一维及二维离散小波变换的硬件架构,但是由于这些架构大多数是基于传统离散小波理论,仍然需要耗费非常大的计算量。1996年,I.Daubechies和W.Sweldens提出了一种新的离散小波变换的架构——基于提升算法的离散小波变换。这种类似于预测编码的小波变换架构所变换出来的小波系数与传统滤波器处理得到的结果是完全相同的,但是其所使用的硬件资源仅是传统滤波器架构的一半,并且具有较高的硬件使用率、较少的存储单元和更规则的硬件架构。基于提升算法的离散小波变换所具备的这些优异特性使其成为了JPEG2000的核心算法。 本论文针对一维一阶、二维一阶、二维三阶等离散小波变换的硬件架构,提出符合JPEG2000标准的离散小波变换的硬件设计。该设计实现了5/3滤波器及9/7滤波器离散小波的正变换和反变换,并且具有较高的硬件使用率和较少的缓存器数目。整个硬件使用Verilog HDL语言进行描述,采用Modelsim进行功能验证,然后通过Synplicity进行综合得到相应的门级电路。