论文部分内容阅读
FPGA自1985年第一块产品诞生以来,一直是集成电路产业的一个重要分支。随着集成电路工艺按照摩尔定律(Moore’s Law)发展,FPGA产品也已经进入20nm技术节点,FPGA在电路密度、功耗用电、频率效能上渐渐拉近了与ASIC的距离。再加上FPGA可快速成品的优势,能够很好的适应目前消费电子市场少量多样、周期短变换快的特点。不仅如此,FPGA在通信设备领域也快速增长。各大FPGA公司推出了一系列的通信产品组合,芯片中包含丰富的通讯专用IP。因此各大通讯设备厂商也越来越多的采用FPGA作为系统核心芯片,取代ASIC与ASSP。作为连通FPGA与外部系统的桥梁,FPGA I/O也已经达到Gbps级别。本文首先对FPGA I/O的研究背景及意义、FPGA以及I/O架构进行了探讨；其次介绍了FPGA I/O实现的各种标准的参数以及端口连接；然后分析了信号传输线对信号传输的影响。本文主要根据FPGA I/O所要实现的协议,对其架构进行了研究,并将其分为接收模块、发送模块、LVDS模块、DCI (Digitally Controlled Impedance)模块。其中接收模块实现了单端协议、伪差分协议和差分协议信号接收。然后着眼于具体电路模块的实现,包括在接收端为了增加I/O抗噪声能力而采用的迟滞比较器以及施密特触发器；发送端Slew-rate调整电路的实现,以及为了同时满足不同驱动电流和DCI最小调节精度要求而设计的输出buffer阵列；LVDS发送器的设计采用了预加重设计以降低传输线的高频损耗,LVDS接收器采用Rail-to-Rail差分输入以满足协议0.3-2.2V的大输入共模电平变化；以及最后DCI数字控制阻抗的算法及架构实现。本文阐述的高速可配置FPGA I/O是基于SMIC1P10M65nm CMOS工艺实现。多电源设计,其中与FPGA核心逻辑部件相连的为1.2V,I/O外部供电电平根据协议有1.2V/1.5V/1.8V/2.5V/3.3V。芯片核心电路面积约为1.5mm*0.8mm。整个芯片实现了LVCMOS、LVTTL、PCI、GTL、GTLP、SSTL、HSTL、DIFF HSTL、 DIFF SSTL、LVDS25、LDT25、LVDSEXT25、LVPECL25,BLVDS和ULVDS等协议标准。