随着雷达技术的发展,机载雷达的通道数、工作模式以及前端AD采样频率不断增加,传统的算法实现结构和数据处理顺序已不适用于高速、海量的回波数据流。板间数据的高速传输、板内脉冲数据的稳定存储以及多通道回波数据的实时处理成为雷达信号处理系统中很重要的一部分。针对上述需求,本文设计了一款预处理板卡,采用FPGA主控芯片,完成了多模式、多通道、多脉冲积累的雷达信号预处理流程。本文首先对数字下变频、脉冲压缩和动目标检测算法的原理和实现结构进行了研究,并结合项目需求,设计了基于Open VPX标准的雷达信号处理平台,同时搭建了SRIO高速互联网络,4×链路速率可达16Gbps,吞吐率高,适用于多块信号处理板构成的多通道雷达信号处理系统。然后给出了一套详细的工程化预处理实现方案。设计了两级抽取的结构完成数字下变频,解决了多模式、多通道处理占用乘法器和存储器资源过多的难题,并实现了多组滤波器系数的实时切换。以奇偶两路并行处理的方式实现了多通道数据脉冲压缩,并将两路处理结果拼接后写入到DDR3中,该方式处理速度可达到常规逐通道处理的两倍。针对两组DDR3乒乓操作占用大量FPGA高性能I/O资源的问题,提出并实现了单组DDR3划分两个空间进行乒乓操作的方案。接着给出了DDR3带宽利用率和缓存空间平衡的数据读取方案和两路动目标检测的高速实现方式,并介绍了FPGA逻辑设计过程中遇到的时序问题和对应的解决方案。最后设计了预处理板与其他板卡进行数据交互的通信接口。针对串行传输易出现数据偏斜的问题,设计并实现了高采样率进行采样取中间值和延迟训练DPA两种方案,均有较高的稳定性,分别用于低速率串口和高速率LVDS接口。利用QSFP和GTH收发器完成20路回波信号的接收模块设计,小体积高带宽的QSFP接口与串行通信的传输方式大大降低了PCB布线难度。以DOORBELL同步的方式实现了4块信号处理板卡之间SRIO传输流程的建立并将预处理结果以高带宽SWRITE格式进行组包发送。本文设计的预处理方案基于Open VPX硬件平台,以FPGA作为主控芯片,配合DDR3 SDRAM、串口、LVDS接口、QSFP光模块和背板SRIO协同完成了多通道雷达回波数据的高速处理,具有资源占用少、算法处理速度快、数据传输稳定性好等优点。通过Matlab对FPGA预处理算法结果进行验证,相对误差精度为10^-4量级,并对预处理板卡的各传输接口进行多次调试,数据读写测试稳定,满足项目需求。