微处理器,也既中央处理单元或中央处理器,是信息产品中不可缺少的部件.它有通用和专用两种.微处理器设计是集成电路设计中最复杂,也最具有挑战性的工作.该论文设计研究工作来源于国家863项目——"具有自主知识产权的32位高性能嵌入式微处理器的设计",该项目的设计过程采用了目前国内少有的微处理器设计方法——全定制设计方法,充分利用而又不依赖EDA工具进行设计,弥补了半定制设计的不足.论文首先分析了中国开发具有自主知识产权的微处理器的重要性和必要性,总结了目前国内、外微处理器的发展状况.然后分析了MIPS 4KC的体系结构,详细介绍了基于MIPS 4KC指令集的五段流水线的中高速缓冲存储器的系统、电路及版图设计和验证.设计时将系统分为数据通道和控制逻辑两部分,数据通道部分采用手工设计电路、手工绘制版图,控制逻辑采用综合的方法.设计实现了哈佛双总线结构,分离的4KB的指令Cache及4KB的数据Cache,采用直接映象的映象规则,实现了缺失判断及替换处理.经流片测试,达到了预期的设计目标.功耗问题是目前超大规模集成电路的一个重点,由于Cache将占用整个微处理器很大的面积,对整个微处理器的功耗会有很大的影响,因此,该文又对Cache的功耗进行了研究.在详细分析计算了高速缓冲存储器的功耗基础上提出了一种新的具有休眠工作模式的高速缓冲存储器的模型,它是将目前不需要访问的Cache块置于休眠模式,处于休眠状态的Cache块不会再消耗能量,这样就实现了动态调整Cache块大小的功能.这个模型结构简单,在传统的Cache块上附加一些简单的控制逻辑就可实现.对Cache的读写速度不会有很大影响,同时可降低高速缓冲存储器的静态功耗.