随着集成电路集成度和复杂度的提高,越来越多的设计采用基于IP 核的设计方法,必须采用DFT 技术才能解决系统芯片的测试问题。扫描技术和边界扫描技术是目前可测试性设计的主流技术,可分别用来解决芯片内部与芯片之间的可测试性问题。为了缩短整个芯片的测试时间,必须进行测试调度,在功耗限制和测试资源冲突等问题的约束下实现各模块的并行测试。边界扫描标准包括1149.1、1149.4、1149.5、1149.6 等,可用来有效的解决芯片之间的各种互连测试;对于全扫描和部分扫描技术,文章讨论了如何通过处理门控时钟、时钟分频、内部复位、三态网络、扫描移位过程中出现的总线争用、双向引脚方向控制等问题来改造扫描链,提高故障覆盖率,使用Synopsys 公司的DFT 工具实现了一个多级滤波芯片的DFT 功能,并生成了测试向量;总结了当今最新的低功耗DFT 设计思想,从减少测试过程中电路节点翻转次数的角度,阐述了实现基于扫描技术设计的低功耗DFT 方法和基于非扫描技术设计的低功耗DFT 方法;构造了一种新型的系统芯片测试调度模型,提出了一种行之有效的测试调度算法,实验结果表明,它可以有效地应用于系统芯片的测试调度。