伴随着民用蜂窝移动通信向第三代的过渡,集群通信正在实现由模拟通信向数字通信的转变时期。作为专用移动通信系统的数字集群系统,秉承了数字通信的优点,又有别于民用的蜂窝移动移动通信。本论文的目的是对扩展Golay码和卷积码在集群通信中应用及其FPGA实现的研究。作为一种专用集成电路的FPGA,在数字通信系统中得到了广泛应用。集群通信系统中用来传送信令的(23,12)Golay码最小距离为7,具有较强的纠错能力,译码采用伴随式译码。由于错误图样表占用了太多的存储空间,因而把其放在FPGA之外,从而方便地使编译码统一为一个共用的方案,节省了逻辑资源。FPGA和PC并口通信的测试结果验证了Golay码编译码器实现方案的正确性。话音数据的传送采用卷积码。对(2,1,2)卷积码的Viterbi译码,根据模块化设计原则,采用把译码过程分为八个功能模块的FPGA实现方案。由实现结果可知,尽管采用了全并行的实现方案,但性能较差,时钟频率太低。通过加入多级流水线以及其他优化措施,对于多种折衷结果的对比并参考Xilinx的Viterbi译码器的IP Core的实现结果,得到了在63.103MHz的综合后最高频率和占用205个Slice逻辑资源的较合理的折衷结果。对于(2,1,6)卷积码,由于有较多的数据交换,为提高速度必须使用FPGA内部的块RAM。为了节省资源和平衡速度,采用了一种并串折衷的方案。由于(2,1,6)码有64个状态,因此利用并行的每组4个ACS过程,然后串成组来处理。按照这种思想,实现的(2,1,6)Viterbi译码器的最高频率约为44.064MHz。