CMOS图像传感器以其功耗低、体积小、价格便宜等特点，广泛应用于图像采集领域。目前，应用在CMOS图像传感器的ADC中，列级ADC与芯片级ADC相比，对ADC速度要求较低，降低了设计难度；与像素级ADC相比，提高了填充因子，从而提高了图像传感器的光电转换效率，因此列级ADC得到了广泛应用。但常用的三种列级ADC中，单斜ADC(Single-Slope ADC,SS ADC)转换速度低、逐次逼近ADC(Successive-Approximation ADC,SA ADC)占用芯片面积大、循环ADC(Cyclic ADC)功耗高，因此需进一步对列级ADC进行研究与设计。本文在研究列级ADC国内外发展现状的基础上，设计了一个两步SA ADC，该ADC利用一个5位DAC实现10位精度转换，从而将每列版图面积减小为传统SA ADC面积的1/2。接着在两步SA ADC的基础上，设计了一个单斜与逐次逼近结合ADC，即SS-SA ADC。该ADC利用SS ADC实现5位粗量化，两步SA ADC实现5位细量化，并采用区间交叠方式实现了误差校正。SS-SA ADC与两步SA ADC相比，在保持每列版图面积的同时，提高了精度。两种ADC均采用GSMC0.18μm1P4M标准CMOS工艺进行设计。对两步SA ADC进行了前仿真验证、版图设计和后仿真验证，其有效位数为9位，每列版图面积减小为传统SA ADC版图面积的1/2；对SS-SA ADC进行了仿真验证，其有效位数为9.81位，每列功耗0.132mW，在实现高精度的同时，速度比传统的SS ADC提高了22倍,每列版图面积比传统的SA ADC减小1/2，适用于高速小尺寸像素，满足设计要求。