在视频压缩中,使用基于块匹配技术的运动估计能够有效去除视频序列之间存在的大量时间冗余,对于提高压缩的效率是至关重要的。采用全搜索算法可以得到最优解,但是它的实现需要大量的运算。于是人们提出了许多快速搜索算法,包括三步法、新三步法和四步法等,这些算法在满足一定精度的条件下可以大大减少运算量。这些快速搜索算法大多基于块失真度量随着搜索点偏离最佳匹配点而单调增加的假定,但是这种假定往往只在局部范围成立,对于块失真度量是多极值分布的情况,搜索过程就可能陷入局部最优。本文介绍了一种高效三步法,该算法在三步法的基础上增加了偏置中心的小菱形搜索模板和非确定性搜索步数来加强中心区域的搜索。模拟实验证明该算法在不同的搜索范围以及运动大小的情况下,在均方差方面都优于新三步法,具有较强的适应性,且该算法相对新三步法平均计算量减少了15%。本文的研究内容就是针对高效三步法完成硬件结构设计与仿真。高效三步法中使用了两种搜索模板:正方形模板和小菱形模板。本文提出了一种基于移位寄存器阵列的硬件结构,该结构能够同时适应对这两种模板的搜索。该结构的设计灵感来自于一种用于菱形模板类搜索算法的VLSI结构。其基本思想是利用搜索点之间的参考数据重叠的特征,把需要用于多个搜索点计算的参考数据存储在移位寄存器阵列中,通过移位操作来满足不同搜索点的计算需要,大大降低了数据存储器访问次数,从而减少了运动估计中功率消耗最大部分的操作。本文对所设计的结构用Verilog硬件描述语言完成了寄存器传输级设计,并使用ModelSim完成了功能仿真。本文用四个标准测试序列对所设计结构进行了仿真实验,统计了该结构平均完成一次块匹配的时钟周期和平均处理一帧需对参考块数据存储器的访问次数。统计结果表明,对于不同的测试序列,该结构平均完成一次块匹配的时钟周期为256,比实现菱形法的结构要小,且在70MHz的时钟频率下,其吞吐率符合MPEG-2和HDTV的性能要求。针对不同的测试序列,该结构均比实现菱形法的结构所需的参考块数据存储器访问次数要小,与按照搜索点单独处理的情况相比,平均节省了70%多的访问操作,适合低功耗应用。