论文部分内容阅读
随着MOS器件栅氧化层变薄,栅的击穿电压下降,这使得ESD对集成电路的影响变大;同时在高速混合信号IC领域,高健壮度的ESD保护电路所产生的大的寄生电容与IC的工作速度之间存在着很难调和的矛盾,这使得ESD保护电路的设计变得更加困难。因此,对设计者来说,超深亚微米工艺下的高速集成电路ESD保护技术成为了很大的挑战。本文针对高速混合信号集成电路ESD保护技术进行了研究,并设计出了应用于100Msps Pipeline ADC的ESD保护电路。本文首先详细分析了ESD保护器件GGNMOS、GGPMOS和LVTSCR的结构和工作原理,并结合SMIC 0.18μm CMOS工艺和影响其性能参数的各种因素进行了综合考虑,提出了适用于高速混合信号集成电路不同端口保护器件的选择依据。根据被保护电路不同端口对ESD保护电路的具体要求,分别选取适当的ESD保护器件对输入级、输出级、VDD到VSS和数字时钟端口的ESD保护电路进行了设计。其中,输入级为主次二级的ESD保护电路,其主级和次级ESD保护器件分别为LVTSCR和GGNMOS;输出级ESD保护电路由GGNMOS和GGPMOS对构成;VDD-to-VSS和数字时钟端口的ESD保护电路均由GGNMOS构成。同时,通过提高ESD保护器件的触发电流和维持电压有效地解决了ESD保护电路的闩锁问题。利用二维器件仿真工具Medici对各类ESD保护电路中的保护器件的直流特性进行了仿真。由仿真结果可知,GGNMOS的触发电压为7V,低于所用工艺下MOS管栅的击穿电压8.5V,可以在输入MOS管的栅击穿之前开启。LVTSCR的二次击穿电流大于30mA/μm,在较小的面积下,可以泄放较大的ESD电流。输入级和数字时钟端口的保护电路总的寄生电容均为0.25pF,该电容满足输入信号和时钟信号对负载电容的要求。通过对ESD保护器件瞬态特性进行仿真可知,器件的开启时间均低于0.15ns,满足ESD模型放电速度的要求。在承受2KV的HBM ESD应力电压下,GGNMOS、GGPMOS和LVTSCR的版图面积分别为20×70μm2、25×80μm2和6×60μm2。分析与仿真结果表明,本文设计的保护电路可用于100Msps Pipeline ADC不同端口的ESD保护。