近些年来，互联网的高速发展彻底改变了人们的生活。电子邮件，网络购物，网上银行等，成为人们日常生活中的重要部分，信息安全问题日益突出。对此人们广泛的使用加密技术来确保关键信息安全。但是破解技术也随之发展，严重威胁信息安全。旁路攻击是一种新型的攻击方法，是利用密码设备在加密过程中泄露出来的旁路信息，例如声音、功耗、电磁等信息，来实施攻击的方法。与传统方法相比，旁路攻击更加有效。功耗攻击是旁路攻击的一种，使用加密设备的功耗信息作为分析目标，它能用极其简易的设备，隐蔽的获得设备的旁路信息（非侵入式），能用较短的时间破解得到密钥信息。目前针对旁路攻击的防护方法有多种，可分为算法级和电路级。算法级的防护与攻击手段目前发展成熟，电路级的抗旁路攻击方法还未大规模应用。本文将针对电路级抗旁路攻击方法进行研究，并实现小规模验证电路。　　为了验证电路的抗旁路攻击能力，本文通过FPGA平台进行了电路级抗旁路攻击性能的初步研究。在PC上控制数据的发送与传输，控制示波器采集功耗信号，并用matlab进行功耗分析。FPGA测试结果表明WDDL逻辑是切实可行的，对于AES密码芯片，大部分功耗旁路攻击的目标是S盒。本文针对AES的弱点，基于WDDL逻辑设计实现了抗旁路攻击的S盒，并在已有的设计方法上进行优化，提出了一种新型的布局布线方法。最后利用晶体管级仿真工具对S盒电路进行功耗分析。结果表明WDDL逻辑能使电路功耗平均化，具有较好的抗旁路攻击的能力，不过电路安全性的提升是以电路面积、速度为代价换取的，设计人员应当综合考虑。