目前国内外智能车中的处理平台大都是采用并行多台PC机来完成对图像、传感器、雷达等信息的处理，由于PC机的体积庞大，不能够方便地安装携带，不能够方便的集成于整个智能驾驶辅助系统中，而且PC机所需要的巨大的功耗也不能够实现其的车载化目标，同时还带来了巨大的能源浪费。因此，本课题结合目前较流行的嵌入式系统和并行处理系统，来构建一个嵌入式并行处理平台，对智能车处理平台的研究具有重大的意义。　　 智能车视觉传感器获得的数据量巨大，需要高效率的信息处理平台。本文以高性能多核DSP芯片TMS320C6474为核心通过RapidIO的高速数据传输技术与具有强大并行处理能力的FPGA相连接，实现了高效率的并行处理平台。CCD摄像头采集模拟图像信号，经过AD转换为数字图像信号，传送到FPGA预处理并存储，然后通过串行RapidIO总线与DSP进行数据传输，最后在DSP并行平台中对图像信号进行处理。　　 DSP与FPGA都是高性能的处理芯片，如何使数据通道满足系统对数据传输高速率的要求。本文采用的高速串行RapidIO总线解决了高性能嵌入式系统在可靠性和互连性方面的存在的诸多问题。RapidIO总线的使用使得FPGA与DSP、DSP与DSP之间的数据传输速率最大可以达到3.125Gbps，基本上实现了无延迟传输，从而解决了处理器之间大数据量的高速传输问题。　　 编写代码使用的是TI公司提供的强大软件开发环境CCS和DSP/BIOS操作系统，从而在代码的编写、调试、优化等方面都可以轻松实现。为了验证并行平台的处理能力，本文采用适合并行化的遗传算法来进行验证，在C6474内部的3个核之间采用共享内存的方式来对遗传算法并行化，多片DSP之间则使用串行RapidIO总线级联起来，使得它们之间数据传输无延迟，从而可以实时的传输遗传算法中的数据。　　 最后，通过对SRIO接口初始化，实现了FPGA与DSP、DSP与DSP之间的数据传输，从而验证了SRIO总线的高效性。通过遗传算法在PC机，单个DSP与并行处理平台上的实验结果对比，验证了该并行平台在处理能力方面的优势。