超高频射频识别(UHF RFID)系统因具有存储容量大,通信速率快,可重复读写及适于非视距环境下传输等优点受到学术界与工业界的广泛关注。由于无源标签对功耗和成本的限制,系统对读写器的性能要求很高。目前由分立器件搭建而成的读写器成本较高,阻碍了RFID系统大规模应用。而将读写器的收发机前端电路和数字基带处理单元单芯片集成的方案可以大大减小读写器功耗和体积,有效地降低读写器成本,因此单芯片读写器成为国内外技术领域研究的热点。本论文研究了实现900MHz频段RFID单芯片读写器系统的关键技术,在CMOS工艺下设计了主要电路模块,并分模块流片。设计过程可分为协议分析,系统结构研究,系统指标计算,电路设计,电路实现及电路测试验证几个阶段。在此过程中主要完成的工作和创新可概括为:第一分析协议标准,根据协议及零中频接收机架构特点,计算了灵敏度、相位噪声及输入三阶交调点等系统指标。第二设计了应用于读写器接收机基带,带宽可调节的信道选择滤波器。协议规定标签返回信号速率为40kbps~640kbps ,因此带宽调节范围为100kHz~1.3MHz。根据指标,确定滤波器类型为四阶级联的Tow-Thomas结构Chebychev滤波器。采用并联开关电容阵列实现可变带宽。根据最大滤波器带宽为1.3MHz的要求,设计了单位增益带宽为60MHz,增益为62dB的运算放大器及外围电路。电路采用UMC 0.18μm RF CMOS工艺实现,并芯片的基本功能进行了测试,当带宽值为600kHz和800kHz时,测得的滤波器截止频率为804kHz和602kHz,能够准确的实现可变带宽要求。第三根据读写器的性能要求设计了自动增益控制环路(AGC)。其中可变增益放大器(VGA)的调节范围为20dB~40dB。VGA主体电路采用吉尔伯特单元,加入增益控制模块实现控制电压与增益之间的dB线性关系;峰值检波器采用电流镜检波器结构,输出通过误差放大器反馈至VGA的控制端。整体电路采用UMC 0.18μm RF CMOS工艺设计并实现,对其版图进行后仿真结果证明其增益控制范围为20dB~40dB,带宽为80MHz,线性度与噪声特性满足工作要求。第四根据系统指标要求设计了具有低相位噪声,快速建立时间的delta-sigma小数分频锁相环频率综合器,调谐范围为860MHz~925MHz,频道宽度为250kHz。系统结构为四阶锁相环电路;VCO采用多带结构,并采用谐振滤波器滤除二次谐波的技术降低相位噪声;电荷泵采用差分结构,并对电路结构进行改进以克服电荷分享、时钟馈通等非理想效应。电路采用UMC 0.18μm RF CMOS工艺设计并实现,对版图进行了后仿真,仿真结果表明PLL建立时间为100us,相位噪声为-123dbc/Hz@500kHz。测试结果以及仿真结果表明,各模块电路均能够满足UHF RFID单芯片读写器的应用要求,并且部分电路具有较高性能。这为以后的工作打下坚实基础。