论文部分内容阅读
信息社会的发展使人们的生活变得高效快捷，与此同时也带来了因信息泄露而导致财产损失等诸多威胁。为了防止信息传输过程中重要信息被窃取，加密算法发挥了重要作用。现阶段物联网正在逐步地改变着人们的生活，其中RFID芯片加密技术为物联网的安全提供了重要保障。RFID芯片中常用的加密算法有对称加密算法和非对称加密算法。论文中研究的DST40算法属于对称密钥加密算法，该算法是RFID生产商广泛应用的加密算法，主要用在快易通支付芯片和汽车钥匙芯片的安全认证系统中。 本论文主要对DST40算法进行了算法设计和优化，并对优化后的算法进行了ASIC设计。首先论文系统地介绍了DST40算法的加密原理和过程，一次加密包括200次迭代运算。然后进行Verilog代码设计，代码设计完成后在开发板上进行了DST40算法的FPGA验证，包括算法的功能验证、优化关键路径来提高最高频率、例化宏模块RAM等。通过分析DST40算法的加密原理和电路设计原则得到优化的思想和策略，在算法的电路实现方法上用异步组合电路代替同步时序电路，将标准设计电路中的三级流水线变为一级流水线从而减少了流水线的级数，将多拍完成的迭代过程缩短。结果表明优化算法使加密过程缩短了三分之二，由原来的200个时钟周期变为67个时钟周期，实现了DST40算法的快速加密，并对优化算法进行了功能验证。最后在华虹0.35um CMOS工艺库上进行了ASIC设计，包括逻辑综合、布局布线等，最终得到版图设计文件。论文中对优化前后DST40算法所占chip面积、加密速度、最长关键逻辑延时等性能进行了对比，其中优化算法所占chip面积增加了45％，加密速度提高了2倍。