作为电子系统中重要的接口模块,模数转换器（Analog-to-Digital Converter,ADC）被应用于各类电子设备之中。随着半导体制造工艺和集成电路设计技术的不断进步,针对数字集成电路的协同设计需求和生物医疗、音频电子设备以及能量采集系统等应用场景,低电压低功耗ADC逐渐成为学术界和工业界的研究热点之一。因此,对低电压低功耗ADC主要类型之一的Σ-Δ调制器进行研究,具有十分重要且深远的意义。本文作者以低电压低功耗Σ-Δ调制器为研究对象,对其工作原理和低功耗设计技术进行深入研究和探讨。本文主要内容及创新点如下:（1）三阶CIFF（Cascade of Integrators Feedforward）结构1位Σ-Δ调制器的行为级建模。本文首先根据调制器的性能设计要求,确定调制器的阶数为3、量化位数为1。调制器选择具有低信号输出摆幅的CIFF结构进行设计,以确保能够较好地在低电压环境下（0.9V）工作。设计电路之前,在MATLAB/Simulink环境下搭建了调制器所对应的系统级模型,并进行了行为级仿真工作。在仿真过程中,着重对时钟抖动、积分器噪声、放大器以及量化器的非理想特性这几种因素进行分析和建模,研究它们对调制器性能的影响。行为级仿真结果显示,所设计调制器模型的信噪比（Signal to Noise Ratio,SNR）为89.0d B,信噪失真比（Signal to Noise&Distortion Ratio,SNDR）为88.2d B,满足设计要求,并为后续的电路级设计工作留下了一定的性能裕量。（2）三阶CIFF结构1位Σ-Δ调制器的电路级设计。基于行为级模型,本文在0.9V的电源电压下使用40nm CMOS工艺完成了三阶CIFF结构1位Σ-Δ调制器的电路级设计工作。调制器中对第一级积分器电路的结构进行改进,使得积分器在不同的时钟相位接收来自调制器输入端和反馈数模转换器（Digital-to-Analog Converter,DAC）的信号,从而降低采样电容失配和采样支路中的开关噪声对调制器性能的影响。此外,调制器使用栅压自举开关以提升采样信号的线性度,并使用下极板采样技术避免采样开关注入电荷的影响。为获得较大的信号输出摆幅,运算放大器采用两级级联的共源结构实现。由于比较器的非理想因素对调制器的性能影响较小,所以采用简单的两级动态结构以避免消耗更多的额外功率。后仿真结果表明,调制器的SNR为85.5d B,SNDR为83.8d B,动态范围（Dynamic Range,DR）为85.1d B,核心功耗为1.25m W。与国际高水平文献相比,该调制器的品质因数（Figure-of-Merit,FOM）处于中等偏上水平。（3）嵌入FIR滤波器的三阶1位Σ-Δ调制器设计。为了提升调制器的品质因数,本文对三阶CIFF结构1位Σ-Δ调制器的结构进行了改进。改进后的调制器同样使用40nm CMOS工艺设计,其电源电压仍然为0.9V。为了在低电压环境下进一步降低积分器的输出信号摆幅,反馈回路中增加了2抽头FIR滤波器。该滤波器使用数字电路结构实现,从而避免无源元件之间的失配对调制器性能的影响。另外,栅压自举开关中增加了相关辅助电路以消除衬底偏置效应对开关线性度的影响。为了提升跨导效率和降低功耗,两级放大器被改为反相器式结构。然而,改进放大器结构能够节省的功耗比较有限,因此放大器被分成相同的两部分,并在采样阶段部分关闭,从而达到大幅降低功耗的目的。两级动态比较器的结构也进行了改进以降低功耗并减小回踢噪声的影响。芯片测试结果表明,改进后的调制器的SNR、SNDR分别为87.1d B和85.6d B,DR为87.2d B。调制器的核心功耗为0.84m W。与国际高水平文献相比,改进后的调制器具有最优的品质因数。（4）基于伪差分反相器的四阶1位Σ-Δ调制器设计。本文在三阶调制器的基础上,使用40nm CMOS工艺设计了一种四阶CIFF结构1位Σ-Δ调制器。与前两款调制器不同的地方在于,积分器中的全差分放大器采用伪差分反相器实现。积分器中增加了补偿电容,这样就可以在消除反相器输入失调电压的影响的同时,降低积分器性能对其直流增益的敏感度。为了减小工艺角—电压—温度（Process-Voltage-Temperature,PVT）环境变化对反相器性能的影响,调制器中增加了额外的低压差稳压器（Low Dropout Regulator,LDO）电路调节反相器的电源电压和工作点以维持反相器的跨导恒定。两级结构比较器则简化为单级结构以进一步降低功耗。根据后仿真结果可知,调制器的SNR和SNDR分别为86.1d B和84.9d B,DR为86.3d B。调制器核心功耗为0.93m W。与国际高水平文献相比,该调制器具有较优的品质因数。