随着微电子技术的发展，采用FPGA（现场可编程门阵列）进行数字信号处理得到了飞速发展，FPGA正越来越多地代替DSP用作前端数字信号处理。所以我们以雷达信号预处理为需求背景，探讨了基于FPGA的雷达信号处理算法的设计与实现。基于FPGA设计并实现了一个数据全并行的块浮点双基4蝶形脉冲压缩处理器。该处理器采用数据分块存储、双蝶形并行计算的方法，并且采用块浮点算法以提高其动态范围。当采用相位编码作为雷达发射信号时，如果每个子码采样两个点，将其奇点序列和偶点序列分别脉压后再对结果合并，则脉冲压缩主旁瓣比会有一定的改善，在某型雷达信号处理机的实现过程中，我们在FPGA中应用了该方法。因此，本文还讨论了相位编码信号分成奇点序列和偶点序列分别脉冲压缩对脉冲压缩的影响。在实际应用当中，各种雷达发射信号形式各有利弊，线性调频信号对多普勒不敏感，但其距离速度联合分辨力和测量精度不高，而互补码对的自相关旁瓣的幅度相等，极性相反，叠加后可以得到零旁瓣的脉冲压缩，但是其脉冲压缩的多普勒容限很小，一个小的多普勒频移将引起近距离旁瓣很大的增加。因此，如何消除多普勒频移的脉内调制，得到尽可能低的距离旁瓣在相位编码雷达脉冲压缩时非常重要。所以本文分析研究了一种基于DMTD的多普勒补偿方法，该方法可在FPGA中实现。