无线技术快速发展使得相控阵技术、5G通信技术、物联网技术等成为研究的热点。作为这些前沿技术中不可缺少的关键模块,射频前端芯片影响着无线系统性能的优劣。硅基集成电路由于其低成本、低功耗和高集成度的优势,在微波毫米波领域中受到学术界和工业界的关注。为实现射频前端芯片中大范围和精确的幅度控制,本文针对硅基毫米波衰减器开展了深入的研究,对于提升射频前端芯片的性能具有重要意义。首先,本文介绍和分析了集成电路中衰减器的基本结构和工作原理;并研究了衰减器中的关键技术,包括降低附加相移、减小插损、提高线性度等,为硅基毫米波衰减器的设计奠定了理论基础。基于CMOS晶体管的器件寄生参数模型,本文深入分析了硅基衰减器附加相移产生的原因,并分析了现有技术的局限性,从而提出了利用尾电容降低附加相移的方法。并联在衰减支路上的尾电容构成了一个低通滤波器,对衰减态的相位起到了补偿作用,从而降低相移。为了验证尾电容的作用,本文采用尾电容开关内嵌式衰减器结构,基于标准CMOS 180nm工艺设计了一款工作于K波段的6位低相移衰减器,其衰减步进为0.5dB,最大衰减量为31.5dB,共有64个工作状态,在测试中,其RMS附加相移误差在工作频段内小于3.8°。测试结果验证了尾电容对附加相移的降低作用。然后,为了在Ku波段四通道相控阵射频前端芯片中实现幅度控制,基于标准CMOS 180 nm工艺,同样采用尾电容结构,设计了一款4位低相移差分衰减器。其设计的工作频段为16-18GHz,最大衰减范围是15dB、衰减步进为1dB、共16个工作状态。在测试中,衰减器的均方根附加相移小于3.7°。本次设计的衰减器成功运用于相控阵芯片中,并验证了在全差分结构中尾电容的作用。最后,在5G通信系统中,射频前端芯片同样需要实现幅度控制,本文基于标准CMOS 65nm工艺,设计了一款工作于39GHz的5位低相移差分衰减器。在尾电容的作用下,测试的衰减器均方根附加相移小于2.8°。本文共设计并测试了3款不同的衰减器芯片,证明了尾电容降低附加相移的可靠性,并且此方法在不同的电路结构和工艺下都具有一致性。